stage2/devtree.dts

   1 /*
   2  *  PS3 Game Console device tree.
   3  *
   4  *  Copyright (C) 2010-2011 Hector Martin "marcan" <hector@marcansoft.com>
   5  *  Copyright (C) 2007 Sony Computer Entertainment Inc.
   6  *  Copyright 2007 Sony Corp.
   7  *
   8  *  This program is free software; you can redistribute it and/or modify
   9  *  it under the terms of the GNU General Public License as published by
  10  *  the Free Software Foundation; version 2 of the License.
  11  *
  12  *  This program is distributed in the hope that it will be useful,
  13  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  *  GNU General Public License for more details.
  16  *
  17  *  You should have received a copy of the GNU General Public License
  18  *  along with this program; if not, write to the Free Software
  19  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  20  */
  21
  22 /dts-v1/;
  23
  24 / {
  25         model = "SonyPS3";
  26         compatible = "sony,ps3";
  27         #size-cells = <2>;
  28         #address-cells = <2>;
  29
  30         /*
  31          * Bootargs will be created here, as well as initrd properties if relevant
  32          */
  33         chosen {
  34         };
  35
  36         /*
  37          * We'll get the size of the memory blocks from lv1 in stage2,
  38          * so we'll put two null entries here.
  39          */
  40
  41         memory {
  42                 device_type = "memory";
  43                 reg = <0x00000000 0x00000000 0x00000000 0x00000000>;
  44                 sony,lv1-highmem = <0x00000000 0x00000000 0x00000000 0x00000000>;
  45         };
  46
  47         /*
  48          * The boot cpu is always zero for PS3.
  49          *
  50          * dtc expects a clock-frequency and timebase-frequency entries, so
  51          * we'll put a null entries here.  These will be initialized after
  52          * startup with data from lv1.
  53          *
  54          * Seems the only way currently to indicate a processor has multiple
  55          * threads is with an ibm,ppc-interrupt-server#s entry.  We'll put one
  56          * here so we can bring up both of ours.  See smp_setup_cpu_maps().
  57          */
  58
  59         cpus {
  60                 #size-cells = <0>;
  61                 #address-cells = <1>;
  62
  63                 cpu@0 {
  64                         device_type = "cpu";
  65                         reg = <0x00000000>;
  66                         ibm,ppc-interrupt-server#s = <0x0 0x1>;
  67                         clock-frequency = <0>;
  68                         timebase-frequency = <0>;
  69                         i-cache-size = <32768>;
  70                         d-cache-size = <32768>;
  71                         i-cache-line-size = <128>;
  72                         d-cache-line-size = <128>;
  73                 };
  74         };
  75 };