Documentation/mainboard/cavium/cn8100_sff_evb.md

   1 # CN81xx Evaluation-board SFF
   2
   3 ## Specs
   4
   5 * 3 mini PCIe slots
   6 * 4 SATA ports
   7 * one USB3.0 A connector
   8 * 20Pin JTAG
   9 * 4 Gigabit Ethernet
  10 * 2 SFP+ connectors
  11 * PCIe x4 slot
  12 * UART over USB
  13 * eMMC Flash or MicroSD card slot for on-board storage
  14 * 1 Slot with DDR-4 memory with ECC support
  15 * SPI flash
  16 * MMC and uSD-card
  17
  18 ## Flashing coreboot
  19
  20 ```{eval-rst}
  21 +---------------------+----------------+
  22 | Type                | Value          |
  23 +=====================+================+
  24 | Socketed flash      | no             |
  25 +---------------------+----------------+
  26 | Model               | Micron 25Q128A |
  27 +---------------------+----------------+
  28 | Size                | 8 MiB          |
  29 +---------------------+----------------+
  30 | In circuit flashing | no             |
  31 +---------------------+----------------+
  32 | Package             | SOIC-8         |
  33 +---------------------+----------------+
  34 | Write protection    | No             |
  35 +---------------------+----------------+
  36 | Dual BIOS feature   | No             |
  37 +---------------------+----------------+
  38 | Internal flashing   | ?              |
  39 +---------------------+----------------+
  40 ```
  41
  42 ## Notes about the hardware
  43
  44 1. Cavium connected *GPIO10* to a global reset line.
  45    It's unclear which chips are connected, but at least the PHY and SATA chips
  46    are connected.
  47
  48 2. The 4 QLMs can be configured using DIP switches (SW1). That means only a
  49    subset of of the available connectors is working at time.
  50
  51 3. The boot source can be configure using DIP switches (SW1).
  52
  53 4. The core and system clock frequency can be configured using DIP switches
  54    (SW3 / SW2).
  55
  56 5. The JTAG follows Cavium's own protocol. Support for it is missing in
  57    OpenOCD. You have to use ARMs official hardware and software.
  58
  59 ## Technology
  60
  61 ```{eval-rst}
  62 +---------------+----------------------------------------+
  63 | SoC           | :doc:`../../soc/cavium/cn81xx/index`   |
  64 +---------------+----------------------------------------+
  65 | CPU           | Cavium ARMv8-Quadcore `CN81XX`_        |
  66 +---------------+----------------------------------------+
  67
  68 .. _CN81XX: https://www.cavium.com/product-octeon-tx-cn80xx-81xx.html
  69
  70 ```
  71
  72 ## Picture
  73
  74 ![][cn81xx_board]
  75
  76 [cn81xx_board]: cavium_cn81xx_sff_evb.jpg