payloads/edk2: Disable the CPU Timer Lib unless supported
[coreboot.git] / src / mainboard / asrock / b85m_pro4 / gpio.c
blob394805f8dde3153845f25a4dc24567e1c66209d7
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include <southbridge/intel/common/gpio.h>
5 static const struct pch_gpio_set1 pch_gpio_set1_mode = {
6 .gpio0 = GPIO_MODE_GPIO,
7 .gpio1 = GPIO_MODE_GPIO,
8 .gpio2 = GPIO_MODE_NATIVE,
9 .gpio3 = GPIO_MODE_NATIVE,
10 .gpio4 = GPIO_MODE_NATIVE,
11 .gpio5 = GPIO_MODE_NATIVE,
12 .gpio6 = GPIO_MODE_GPIO,
13 .gpio7 = GPIO_MODE_GPIO,
14 .gpio8 = GPIO_MODE_NATIVE,
15 .gpio9 = GPIO_MODE_NATIVE,
16 .gpio10 = GPIO_MODE_NATIVE,
17 .gpio11 = GPIO_MODE_NATIVE,
18 .gpio12 = GPIO_MODE_NATIVE,
19 .gpio13 = GPIO_MODE_GPIO,
20 .gpio14 = GPIO_MODE_NATIVE,
21 .gpio15 = GPIO_MODE_GPIO,
22 .gpio16 = GPIO_MODE_GPIO,
23 .gpio17 = GPIO_MODE_GPIO,
24 .gpio18 = GPIO_MODE_NATIVE,
25 .gpio19 = GPIO_MODE_NATIVE,
26 .gpio20 = GPIO_MODE_NATIVE,
27 .gpio21 = GPIO_MODE_NATIVE,
28 .gpio22 = GPIO_MODE_NATIVE,
29 .gpio23 = GPIO_MODE_NATIVE,
30 .gpio24 = GPIO_MODE_GPIO,
31 .gpio25 = GPIO_MODE_NATIVE,
32 .gpio26 = GPIO_MODE_NATIVE,
33 .gpio27 = GPIO_MODE_GPIO,
34 .gpio28 = GPIO_MODE_GPIO,
35 .gpio29 = GPIO_MODE_NATIVE,
36 .gpio30 = GPIO_MODE_NATIVE,
37 .gpio31 = GPIO_MODE_GPIO,
40 static const struct pch_gpio_set1 pch_gpio_set1_direction = {
41 .gpio0 = GPIO_DIR_INPUT,
42 .gpio1 = GPIO_DIR_INPUT,
43 .gpio6 = GPIO_DIR_INPUT,
44 .gpio7 = GPIO_DIR_INPUT,
45 .gpio13 = GPIO_DIR_INPUT,
46 .gpio15 = GPIO_DIR_OUTPUT,
47 .gpio16 = GPIO_DIR_INPUT,
48 .gpio17 = GPIO_DIR_INPUT,
49 .gpio24 = GPIO_DIR_OUTPUT,
50 .gpio27 = GPIO_DIR_INPUT,
51 .gpio28 = GPIO_DIR_OUTPUT,
52 .gpio31 = GPIO_DIR_INPUT,
55 static const struct pch_gpio_set1 pch_gpio_set1_level = {
56 .gpio15 = GPIO_LEVEL_LOW,
57 .gpio24 = GPIO_LEVEL_LOW,
58 .gpio28 = GPIO_LEVEL_LOW,
61 static const struct pch_gpio_set1 pch_gpio_set1_reset = {
62 .gpio8 = GPIO_RESET_RSMRST,
65 static const struct pch_gpio_set1 pch_gpio_set1_invert = {
66 .gpio13 = GPIO_INVERT,
69 static const struct pch_gpio_set1 pch_gpio_set1_blink = {
72 static const struct pch_gpio_set2 pch_gpio_set2_mode = {
73 .gpio32 = GPIO_MODE_GPIO,
74 .gpio33 = GPIO_MODE_GPIO,
75 .gpio34 = GPIO_MODE_GPIO,
76 .gpio35 = GPIO_MODE_GPIO,
77 .gpio36 = GPIO_MODE_NATIVE,
78 .gpio37 = GPIO_MODE_NATIVE,
79 .gpio38 = GPIO_MODE_NATIVE,
80 .gpio39 = GPIO_MODE_NATIVE,
81 .gpio40 = GPIO_MODE_NATIVE,
82 .gpio41 = GPIO_MODE_NATIVE,
83 .gpio42 = GPIO_MODE_NATIVE,
84 .gpio43 = GPIO_MODE_NATIVE,
85 .gpio44 = GPIO_MODE_NATIVE,
86 .gpio45 = GPIO_MODE_GPIO,
87 .gpio46 = GPIO_MODE_GPIO,
88 .gpio47 = GPIO_MODE_NATIVE,
89 .gpio48 = GPIO_MODE_NATIVE,
90 .gpio49 = GPIO_MODE_GPIO,
91 .gpio50 = GPIO_MODE_GPIO,
92 .gpio51 = GPIO_MODE_GPIO,
93 .gpio52 = GPIO_MODE_GPIO,
94 .gpio53 = GPIO_MODE_GPIO,
95 .gpio54 = GPIO_MODE_GPIO,
96 .gpio55 = GPIO_MODE_GPIO,
97 .gpio56 = GPIO_MODE_NATIVE,
98 .gpio57 = GPIO_MODE_GPIO,
99 .gpio58 = GPIO_MODE_NATIVE,
100 .gpio59 = GPIO_MODE_NATIVE,
101 .gpio60 = GPIO_MODE_NATIVE,
102 .gpio61 = GPIO_MODE_NATIVE,
103 .gpio62 = GPIO_MODE_NATIVE,
104 .gpio63 = GPIO_MODE_NATIVE,
107 static const struct pch_gpio_set2 pch_gpio_set2_direction = {
108 .gpio32 = GPIO_DIR_OUTPUT,
109 .gpio33 = GPIO_DIR_OUTPUT,
110 .gpio34 = GPIO_DIR_INPUT,
111 .gpio35 = GPIO_DIR_OUTPUT,
112 .gpio45 = GPIO_DIR_INPUT,
113 .gpio46 = GPIO_DIR_INPUT,
114 .gpio49 = GPIO_DIR_INPUT,
115 .gpio50 = GPIO_DIR_INPUT,
116 .gpio51 = GPIO_DIR_OUTPUT,
117 .gpio52 = GPIO_DIR_INPUT,
118 .gpio53 = GPIO_DIR_OUTPUT,
119 .gpio54 = GPIO_DIR_INPUT,
120 .gpio55 = GPIO_DIR_OUTPUT,
121 .gpio57 = GPIO_DIR_INPUT,
124 static const struct pch_gpio_set2 pch_gpio_set2_level = {
125 .gpio32 = GPIO_LEVEL_HIGH,
126 .gpio33 = GPIO_LEVEL_HIGH,
127 .gpio35 = GPIO_LEVEL_LOW,
128 .gpio51 = GPIO_LEVEL_HIGH,
129 .gpio53 = GPIO_LEVEL_HIGH,
130 .gpio55 = GPIO_LEVEL_HIGH,
133 static const struct pch_gpio_set2 pch_gpio_set2_reset = {
136 static const struct pch_gpio_set3 pch_gpio_set3_mode = {
137 .gpio64 = GPIO_MODE_NATIVE,
138 .gpio65 = GPIO_MODE_NATIVE,
139 .gpio66 = GPIO_MODE_NATIVE,
140 .gpio67 = GPIO_MODE_NATIVE,
141 .gpio68 = GPIO_MODE_GPIO,
142 .gpio69 = GPIO_MODE_GPIO,
143 .gpio70 = GPIO_MODE_NATIVE,
144 .gpio71 = GPIO_MODE_NATIVE,
145 .gpio72 = GPIO_MODE_GPIO,
146 .gpio73 = GPIO_MODE_NATIVE,
147 .gpio74 = GPIO_MODE_NATIVE,
148 .gpio75 = GPIO_MODE_NATIVE,
151 static const struct pch_gpio_set3 pch_gpio_set3_direction = {
152 .gpio68 = GPIO_DIR_INPUT,
153 .gpio69 = GPIO_DIR_INPUT,
154 .gpio72 = GPIO_DIR_INPUT,
157 static const struct pch_gpio_set3 pch_gpio_set3_level = {
160 static const struct pch_gpio_set3 pch_gpio_set3_reset = {
163 const struct pch_gpio_map mainboard_gpio_map = {
164 .set1 = {
165 .mode = &pch_gpio_set1_mode,
166 .direction = &pch_gpio_set1_direction,
167 .level = &pch_gpio_set1_level,
168 .blink = &pch_gpio_set1_blink,
169 .invert = &pch_gpio_set1_invert,
170 .reset = &pch_gpio_set1_reset,
172 .set2 = {
173 .mode = &pch_gpio_set2_mode,
174 .direction = &pch_gpio_set2_direction,
175 .level = &pch_gpio_set2_level,
176 .reset = &pch_gpio_set2_reset,
178 .set3 = {
179 .mode = &pch_gpio_set3_mode,
180 .direction = &pch_gpio_set3_direction,
181 .level = &pch_gpio_set3_level,
182 .reset = &pch_gpio_set3_reset,