src/mainboard/intel/galileo/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 if BOARD_INTEL_GALILEO
   4
   5 config BOARD_SPECIFIC_OPTIONS
   6         def_bool y
   7         select BOARD_ROMSIZE_KB_8192
   8         select ENABLE_BUILTIN_HSUART1
   9         select HAVE_ACPI_TABLES
  10         select SOC_INTEL_QUARK
  11         select I2C_TPM
  12         select TPM_ATMEL
  13         select MAINBOARD_HAS_TPM2
  14         select UDK_2017_BINDING
  15
  16
  17 config MAINBOARD_DIR
  18         default "intel/galileo"
  19
  20 config MAINBOARD_PART_NUMBER
  21         default "Galileo"
  22
  23 config GALILEO_GEN2
  24         bool "Board generation: GEN1 (n) or GEN2 (y)"
  25         default y
  26         help
  27           The coreboot binary will configure only one generation of the Galileo
  28           board since coreboot can not determine the board generation at
  29           runtime.  Select which generation of the Galileo that coreboot
  30           should initialize.
  31
  32 choice
  33         prompt "FSP binary type"
  34         default FSP_BUILD_TYPE_DEBUG
  35
  36 config FSP_BUILD_TYPE_DEBUG
  37         bool "Debug"
  38         help
  39           Use the debug version of FSP
  40 config FSP_BUILD_TYPE_RELEASE
  41         bool "Release"
  42         help
  43           Use the release version of FSP
  44
  45 endchoice
  46
  47 config FSP_BUILD_TYPE
  48         string
  49         default "DEBUG" if FSP_BUILD_TYPE_DEBUG
  50         default "RELEASE" if FSP_BUILD_TYPE_RELEASE
  51
  52 choice
  53         prompt "FSP type"
  54         default FSP_TYPE_2_0_PEI
  55
  56 config FSP_TYPE_2_0
  57         bool "MemInit subroutine"
  58         help
  59           FSP 2.0 implemented as subroutines, no EDK-II cores
  60 config FSP_TYPE_2_0_PEI
  61         bool "SEC + PEI Core + MemInit PEIM"
  62         help
  63           FSP 2.0 implemented using SEC and PEI core
  64
  65 endchoice
  66
  67 config FSP_TYPE
  68         string
  69         default "Fsp2_0" if FSP_TYPE_2_0
  70         default "Fsp2_0Pei" if FSP_TYPE_2_0_PEI
  71
  72 config FSP_DEBUG_ALL
  73         bool "Enable all FSP debug support"
  74         default y
  75 # Enable display and verification for coreboot build tests
  76         select DISPLAY_HOBS
  77         select DISPLAY_MTRRS
  78         select DISPLAY_UPD_DATA
  79         select DISPLAY_ESRAM_LAYOUT
  80         select DISPLAY_FSP_CALLS_AND_STATUS
  81         select DISPLAY_FSP_HEADER
  82         select VERIFY_HOBS
  83         help
  84           Turn on debug support to display HOBS, MTRRS, SMM_MEMORY_MAP, UPD_DATA
  85           also turn on FSP 2.0 debug support for ESRAM_LAYOUT,
  86           FSP_CALLS_AND_STATUS, FSP_HEADER, POSTCAR_CONSOLE and VERIFY_HOBS
  87
  88 config VBOOT_WITH_CRYPTO_SHIELD
  89         bool "Verified boot using the Crypto Shield board"
  90         default n
  91         select COLLECT_TIMESTAMPS
  92         select VBOOT_SEPARATE_VERSTAGE
  93         select VBOOT
  94         select VBOOT_STARTS_IN_BOOTBLOCK
  95         select VBOOT_VBNV_CMOS
  96         help
  97           Perform a verified boot using the TPM on the Crypto Shield board.
  98
  99 config DRIVER_TPM_I2C_ADDR
 100         hex "Address of the I2C TPM chip"
 101         depends on VBOOT_WITH_CRYPTO_SHIELD
 102         default 0x29
 103         help
 104           I2C address of the TPM chip on the Crypto Shield board.
 105
 106 config FMDFILE
 107         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/vboot.fmd" if VBOOT
 108
 109 config ENABLE_SD_TESTING
 110         bool "Enable SD card testing"
 111         default y
 112         select COMMONLIB_STORAGE_SD
 113         select SDHC_DEBUG
 114         select STORAGE_LOG
 115         select STORAGE_TEST
 116
 117 endif # BOARD_INTEL_QUARK