src/mainboard/google/myst/variants/baseboard/gpio.c

   1 /* SPDX-License-Identifier: GPL-2.0-or-later */
   2
   3 #include <baseboard/gpio.h>
   4 #include <baseboard/variants.h>
   5 #include <commonlib/helpers.h>
   6 #include <gpio.h>
   7
   8 /* GPIO configuration in ramstage*/
   9 static const struct soc_amd_gpio base_gpio_table[] = {
  10         /* PWR_BTN_L */
  11         PAD_NF(GPIO_0, PWR_BTN_L, PULL_NONE),
  12         /* SYS_RESET_L */
  13         PAD_NF(GPIO_1, SYS_RESET_L, PULL_NONE),
  14         /* WAKE_L */
  15         PAD_NF_SCI(GPIO_2, WAKE_L, PULL_NONE, EDGE_LOW),
  16         /* Unused */
  17         PAD_NC(GPIO_3),
  18         /* EN_PWR_FP */
  19         PAD_GPO(GPIO_4, LOW),
  20         /* EN_PP3300_TCHPAD */
  21         PAD_GPO(GPIO_5, HIGH),
  22         /* EN_PP3300_WWAN_X */
  23         PAD_GPO(GPIO_6, LOW),
  24         /* SOC_PEN_DETECT_ODL */
  25         PAD_WAKE(GPIO_7, PULL_NONE, EDGE_LOW, S0i3),
  26         /* SOC_TCHPAD_INT_ODL */
  27         PAD_SCI(GPIO_8, PULL_NONE, LEVEL_LOW),
  28         /* EN_PP3300_WLAN */
  29         PAD_GPO(GPIO_9, HIGH),
  30         /* WWAN_RST */
  31         PAD_GPO(GPIO_11, HIGH),
  32         /* Unused */
  33         PAD_NC(GPIO_12),
  34         /* GPIO_13 - GPIO_15: Not available */
  35         /* USB_OC0_L */
  36         PAD_NF(GPIO_16, USB_OC0_L, PULL_NONE),
  37         /* EC_SOC_WAKE_R_ODL */
  38         PAD_SCI(GPIO_17, PULL_UP, EDGE_LOW),
  39         /* FP_SOC_INT_L */
  40         PAD_SCI(GPIO_18, PULL_NONE, LEVEL_LOW),
  41         /* I2C3_SCL */
  42         PAD_NF(GPIO_19, I2C3_SCL, PULL_NONE),
  43         /* I2C3_SDA */
  44         PAD_NF(GPIO_20, I2C3_SDA, PULL_NONE),
  45         /* Unused */
  46         PAD_NC(GPIO_21),
  47         /* ESPI_ALERT_L */
  48         PAD_NF(GPIO_22, ESPI_ALERT_D1, PULL_NONE),
  49         /* AC_PRES */
  50         PAD_NF(GPIO_23, AC_PRES, PULL_NONE),
  51         /* Unused */
  52         PAD_NC(GPIO_24),
  53         /* GPIO_25-26: Not available */
  54         /* SOC_PCIE_RST1_R_L  */
  55         PAD_NC(GPIO_27),
  56         /* GPIO_28: Not available */
  57         /* SD_AUX_RST */
  58         PAD_GPO(GPIO_29, LOW),
  59         /* ESPI_CS_L */
  60         PAD_NF(GPIO_30, ESPI_CS_L, PULL_NONE),
  61         /* SSD_AUX_RST */
  62         PAD_GPO(GPIO_31, LOW),
  63         /* LPC_RST_L */
  64         PAD_NF(GPIO_32, LPC_RST_L, PULL_NONE),
  65         /* GPIO_33 - GPIO_37: Not available */
  66         /* WLAN_AUX_RST_L */
  67         PAD_GPO(GPIO_38, HIGH),
  68         /* WWAN_AUX_RST_L */
  69         PAD_GPO(GPIO_39, HIGH),
  70         /* SOC_FP_RST_L */
  71         PAD_GPO(GPIO_40, LOW),
  72         /* GPIO_41 - GPIO_66: Not available */
  73         /* GPIO_67 (Unused) */
  74         PAD_NC(GPIO_67),
  75         /* ESPI1_DATA2 */
  76         PAD_NF(GPIO_68, SPI1_DAT2, PULL_NONE),
  77         /* ESPI1_DATA3 */
  78         PAD_NF(GPIO_69, SPI1_DAT3, PULL_NONE),
  79         /* SOC_CLK_FPMCU_R if SPI FP populated */
  80         PAD_NC(GPIO_70),
  81         /* EN_TCHSCR_REPORT */
  82         PAD_GPO(GPIO_74, LOW),
  83         /* SOC_CLK_FPMCU_R_L if SPI FP populated */
  84         PAD_NC(GPIO_75),
  85         /* Unused */
  86         PAD_NC(GPIO_76),
  87         /* ESPI_SOC_CLK_EC_R */
  88         PAD_NF(GPIO_77, SPI1_CLK, PULL_NONE),
  89         /* RAM_ID_0 */
  90         PAD_GPI(GPIO_78, PULL_NONE),
  91         /* RAM_ID_1 */
  92         PAD_GPI(GPIO_79, PULL_NONE),
  93         /* ESPI_SOC_D1_EC_R */
  94         PAD_NF(GPIO_80, SPI1_DAT1, PULL_NONE),
  95         /* ESPI_SOC_D0_EC_R */
  96         PAD_NF(GPIO_81, SPI1_DAT0, PULL_NONE),
  97         /* GSC_SOC_INT_L */
  98         PAD_INT(GPIO_84, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
  99         /* Unused */
 100         PAD_NC(GPIO_85),
 101         /* HP_INT_ODL */
 102         PAD_GPI(GPIO_89, PULL_NONE),
 103         /* EC_SOC_INT_ODL */
 104         PAD_GPI(GPIO_90, PULL_NONE),
 105         /* TCHSCR_INT_ODL */
 106         PAD_GPI(GPIO_91, PULL_NONE),
 107         /* CLK_REQ0_L / WLAN */
 108         PAD_NF(GPIO_92, CLK_REQ0_L, PULL_NONE),
 109         /* SPI_SOC_DO_FPMCU_DI_R if SPI FP populated */
 110         PAD_NC(GPIO_104),
 111         /* SPI_SOC_DI_FPMCU_DO_R if SPI FP populated */
 112         PAD_NC(GPIO_105),
 113         /* RAM_ID_2 */
 114         PAD_GPI(GPIO_106, PULL_NONE),
 115         /* RAM_ID_3 */
 116         PAD_GPI(GPIO_107, PULL_NONE),
 117         /* I2C2_SCL */
 118         PAD_NF(GPIO_113, I2C2_SCL, PULL_NONE),
 119         /* I2C2_SDA */
 120         PAD_NF(GPIO_114, I2C2_SDA, PULL_NONE),
 121         /* CLK_REQ1_L / SD */
 122         PAD_NF(GPIO_115, CLK_REQ1_L, PULL_NONE),
 123         /* CLK_REQ2_L / WWAN */
 124         PAD_NF(GPIO_116, CLK_REQ2_L, PULL_NONE),
 125         /* Unused */
 126         PAD_NC(GPIO_130),
 127         /* CLK_REQ3_L / SSD */
 128         PAD_NF(GPIO_131, CLK_REQ3_L, PULL_NONE),
 129         /* SOC_FP_BOOT0 */
 130         PAD_GPO(GPIO_132, LOW),
 131         /* EN_PP3300_CAM */
 132         PAD_GPO(GPIO_135, HIGH),
 133         /* Unused */
 134         PAD_NC(GPIO_136),
 135         /* Unused */
 136         PAD_NC(GPIO_137),
 137         /* Unused */
 138         PAD_NC(GPIO_138),
 139         /* SOC_BIOS_WP_OD */
 140         PAD_GPI(GPIO_139, PULL_NONE),
 141         /* UART1_TXD if UART FP populated */
 142         PAD_NC(GPIO_140),
 143         /* UART0_RXD / DBG */
 144         PAD_NF(GPIO_141, UART0_RXD, PULL_NONE),
 145         /* UART1_RXD if UART FP populated */
 146         PAD_NC(GPIO_142),
 147         /* UART0_TXD / DBG */
 148         PAD_NF(GPIO_143, UART0_TXD, PULL_NONE),
 149         /* EN_PP3300_TCHSCR */
 150         PAD_GPO(GPIO_144, HIGH),
 151         /* I2C0_SCL */
 152         PAD_NF(GPIO_145, I2C0_SCL, PULL_NONE),
 153         /* I2C0_SDA */
 154         PAD_NF(GPIO_146, I2C0_SDA, PULL_NONE),
 155         /* I2C1_SCL */
 156         PAD_NF(GPIO_147, I2C1_SCL, PULL_NONE),
 157         /* I2C1_SDA */
 158         PAD_NF(GPIO_148, I2C1_SDA, PULL_NONE),
 159         /* EN_SPKR */
 160         PAD_GPO(GPIO_153, LOW),
 161         /* BT_DISABLE */
 162         PAD_GPO(GPIO_154, LOW),
 163         /* HDMI_RST */
 164         PAD_GPO(GPIO_155, HIGH),
 165         /* WLAN_DISABLE */
 166         PAD_GPO(GPIO_156, LOW),
 167         /* TCHSCR_RST_L */
 168         PAD_GPO(GPIO_157, HIGH),
 169 };
 170
 171 static const struct soc_amd_gpio tpm_gpio_table[] = {
 172         /* I2C2_SCL */
 173         PAD_NF(GPIO_113, I2C2_SCL, PULL_NONE),
 174         /* I2C2_SDA */
 175         PAD_NF(GPIO_114, I2C2_SDA, PULL_NONE),
 176         /* GSC_SOC_INT_L */
 177         PAD_INT(GPIO_84, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
 178 };
 179
 180 /* GPIO configuration in bootblock */
 181 static const struct soc_amd_gpio bootblock_gpio_table[] = {
 182         /* Enable WLAN */
 183         /* WLAN_DISABLE */
 184         PAD_GPO(GPIO_156, LOW),
 185 };
 186
 187 /* Early GPIO configuration */
 188 static const struct soc_amd_gpio early_gpio_table[] = {
 189         /* WLAN_AUX_RST_L (ACTIVE LOW) */
 190         PAD_GPO(GPIO_38, LOW),
 191         /* Power on WLAN */
 192         /* EN_PP3300_WLAN */
 193         PAD_GPO(GPIO_9, HIGH),
 194 };
 195
 196 /* PCIE_RST needs to be brought high before FSP-M runs */
 197 static const struct soc_amd_gpio romstage_gpio_table[] = {
 198         /* Deassert all AUX_RESET lines & PCIE_RST */
 199         /* SD_AUX_RST */
 200         PAD_GPO(GPIO_29, LOW),
 201         /* SSD_AUX_RESET */
 202         PAD_GPO(GPIO_31, LOW),
 203         /* WLAN_AUX_RST_L (ACTIVE LOW) */
 204         PAD_GPO(GPIO_38, HIGH),
 205         /* WWAN_AUX_RST_L (ACTIVE LOW) */
 206         PAD_GPO(GPIO_39, HIGH),
 207         /* CLK_REQ0_L / WLAN */
 208         PAD_NF(GPIO_92, CLK_REQ0_L, PULL_NONE),
 209         /* CLK_REQ1_L / SD */
 210         PAD_NF(GPIO_115, CLK_REQ1_L, PULL_NONE),
 211         /* CLK_REQ2_L / WWAN */
 212         PAD_NF(GPIO_116, CLK_REQ2_L, PULL_NONE),
 213         /* CLK_REQ3_L / SSD */
 214         PAD_NF(GPIO_131, CLK_REQ3_L, PULL_NONE),
 215         /* PCIE_RST0_L */
 216         PAD_NFO(GPIO_26, PCIE_RST0_L, HIGH),
 217 };
 218
 219 static const struct soc_amd_gpio espi_gpio_table[] = {
 220         /* ESPI_CS_L */
 221         PAD_NF(GPIO_30, ESPI_CS_L, PULL_NONE),
 222         /* ESPI_CLK */
 223         PAD_NF(GPIO_77, SPI1_CLK, PULL_NONE),
 224         /* ESPI1_DATA0 */
 225         PAD_NF(GPIO_81, SPI1_DAT0, PULL_NONE),
 226         /* ESPI1_DATA1 */
 227         PAD_NF(GPIO_80, SPI1_DAT1, PULL_NONE),
 228         /* ESPI1_DATA2 */
 229         PAD_NF(GPIO_68, SPI1_DAT2, PULL_NONE),
 230         /* ESPI1_DATA3 */
 231         PAD_NF(GPIO_69, SPI1_DAT3, PULL_NONE),
 232         /* ESPI_ALERT_L */
 233         PAD_NF(GPIO_22, ESPI_ALERT_D1, PULL_NONE),
 234 };
 235
 236 void baseboard_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 237 {
 238         *size = ARRAY_SIZE(base_gpio_table);
 239         *gpio = base_gpio_table;
 240 }
 241
 242 __weak void baseboard_romstage_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 243 {
 244         *size = ARRAY_SIZE(romstage_gpio_table);
 245         *gpio = romstage_gpio_table;
 246 }
 247
 248 __weak void variant_bootblock_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 249 {
 250         *size = ARRAY_SIZE(bootblock_gpio_table);
 251         *gpio = bootblock_gpio_table;
 252 }
 253
 254 __weak void variant_early_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 255 {
 256         *size = ARRAY_SIZE(early_gpio_table);
 257         *gpio = early_gpio_table;
 258 }
 259
 260 void variant_espi_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 261 {
 262         *size = ARRAY_SIZE(espi_gpio_table);
 263         *gpio = espi_gpio_table;
 264 }
 265
 266 __weak void variant_tpm_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 267 {
 268         *size = ARRAY_SIZE(tpm_gpio_table);
 269         *gpio = tpm_gpio_table;
 270 }
 271
 272 __weak void variant_override_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
 273 {
 274         *size = 0;
 275         *gpio = NULL;
 276 }