libpayload: configs: Add new config.featuretest to broaden CI
[coreboot.git] / src / soc / intel / common / block / tracehub / Kconfig
blob65552b7c33d9e1ebf930fb7e96d59a1296e3e6f4
1 ## SPDX-License-Identifier: GPL-2.0-only
3 config SOC_INTEL_COMMON_BLOCK_TRACEHUB
4         bool
5         default n
6         help
7          Enable Intel Trace Hub (TH) driver. Intel FSP reserves some portion of
8          memory for TH to store traces. This memory region information is
9          passed via FSP HOB to coreboot. This driver locates the HOB and marks
10          that memory region as reserved so that Operating System does not use
11          this memory.