soc/intel/alderlake: Add ADL-P 4+4 with 28W TDP
[coreboot.git] / src / cpu / intel / microcode / Kconfig
blob6e8acdc01d7f27eb631d686bcaf0b950cac9d8a8
1 config MICROCODE_UPDATE_PRE_RAM
2         bool
3         depends on SUPPORT_CPU_UCODE_IN_CBFS
4         default y
5         help
6           Select this option if you want to update the microcode
7           during the cache as RAM setup.
9 config RELOAD_MICROCODE_PATCH
10         bool
11         default n
12         help
13           Select this option if SoC recommends to re-load microcode
14           patch as part of CPU multiprocessor initialization process.
15           This feature is mostly required with Intel latest generation
16           processors starting with Alder Lake (with modified MCHECK init
17           flow).