cpu/intel/speedstep: Have nb and sb code provide c5/c6/slfm
[coreboot.git] / payloads / coreinfo / 
tree62a643cbabea1b4a2022d7da5176a181188cef40
drwxr-xr-x   ..
-rw-r--r-- 24 .gitignore
-rw-r--r-- 607 AUTHORS
-rw-r--r-- 17987 COPYING
-rw-r--r-- 2609 Kconfig
-rw-r--r-- 1818 Makefile
-rw-r--r-- 678 README
-rw-r--r-- 4555 bootlog_module.c
-rw-r--r-- 5365 cbfs_module.c
-rw-r--r-- 5466 coreboot_module.c
-rw-r--r-- 6294 coreinfo.c
-rw-r--r-- 468 coreinfo.h
-rw-r--r-- 718 cpuid.S
-rw-r--r-- 6228 cpuinfo_module.c
-rw-r--r-- 1993 multiboot_module.c
-rw-r--r-- 1260 nvram_module.c
-rw-r--r-- 4928 pci_module.c
-rw-r--r-- 1818 ramdump_module.c
-rw-r--r-- 6232 timestamps_module.c