soc/intel/common/block/itss: Route PCI INT pin to PIRQ using PIR
[coreboot2.git] / util / inteltool / inteltool.8
blob01e3cfd7f217c61940844fea0d67f4d0ca701a19
1 .TH INTELTOOL 8
2 .SH NAME
3 inteltool \- a tool for dumping Intel(R) CPU / chipset configuration parameters
4 .SH SYNOPSIS
5 .B inteltool \fR[\fB\-vh?gGrpmedPMaAsfS\fR]
6 .SH DESCRIPTION
7 .B inteltool
8 is a handy little tool for dumping the configuration space of Intel(R)
9 CPUs, northbridges and southbridges.
10 .sp
11 This tool has been developed for the coreboot project (see
12 .B https://coreboot.org
13 for details on coreboot).
14 .SH OPTIONS
15 .TP
16 .B "\-h, \-\-help"
17 Show a help text and exit.
18 .TP
19 .B "\-v, \-\-version"
20 Show version information and exit.
21 .TP
22 .B "\-a, \-\-all"
23 Dump all known information listed below.
24 .TP
25 .B "\-g, \-\-gpio"
26 Dump I/O Controller Hub (ICH) southbridge GPIO registers.
27 .TP
28 .B "\-G, \-\-gpio-diffs"
29 Show only GPIO register differences from hardware defaults.
30 .TP
31 .B "\-r, \-\-rcba"
32 Dump I/O Controller Hub (ICH) southbridge RCBA registers.
33 .TP
34 .B "\-s, \-\-spi"
35 Dump I/O Controller Hub (ICH) southbridge SPI registers and BIOS control.
36 .TP
37 .B "\-f, \-\-gfx"
38 .RB "Dump graphics registers. " \
39 "Due to unknown reasons this might lock up some systems after a few seconds."
40 .TP
41 .B "\-p, \-\-pmbase"
42 Dump I/O Controller Hub (ICH) southbridge PMBASE registers.
43 .TP
44 .B "\-m, \-\-mchbar"
45 Dump Intel(R) northbridge MCHBAR registers.
46 .TP
47 .BR "\-S" " \fIfile\fR, " "\-\-spd=" "\fIfile\fR"
48 Dump the memory registers as above and store the current timing settings
49 into \fIfile\fR.
50 .TP
51 .B "\-e, \-\-epbar"
52 Dump Intel(R) northbridge EPBAR registers.
53 .TP
54 .B "\-d, \-\-dmibar"
55 Dump Intel(R) northbridge DMIBAR registers.
56 .TP
57 .B "\-P, \-\-pciexbar"
58 Dump Intel(R) northbridge PCIEXBAR registers.
59 .TP
60 .B "\-M, \-\-msrs"
61 Dump Intel(R) CPU MSRs.
62 .TP
63 .B "\-A, \-\-ambs"
64 Dump Advanced Memory Buffer (AMB) registers.
65 .SH BUGS
66 Please report any bugs on the coreboot mailing list
67 .RB "(" https://coreboot.org/Mailinglist ")."
68 .SH LICENCE
69 .B inteltool
70 is covered by the GNU General Public License (GPL), version 2.
71 .SH COPYRIGHT
72 Copyright (C) 2008 coresystems GmbH
73 .SH AUTHORS
74 Stefan Reinauer <stepan@coresystems.de>
75 .PP
76 This manual page was written by Stefan Reinauer <stepan@coresystems.de>.
77 It is licensed under the terms of the GNU GPL (version 2).
78 .sp
79 Intel(R) is a registered trademark of Intel Corporation. Other product
80 and/or company names mentioned herein may be trademarks or registered
81 trademarks of their respective owners.