Xeon-SP boards: Factor out OCP VPD `get_cxl_mode()` impl
[coreboot2.git] / util / cbfstool / default.fmd
blob8f4819ebf99ded83d7bb49d46588ec82c073f2cd
1 # layout for firmware when flash address space matches used address layout
2 # +-------------+ <-- 0
3 # | unspecified |
4 # +-------------+ <-- BIOS_BASE
5 # | bootblock   |
6 # +-------------+ <-- BIOS_BASE + 128K
7 # | FMAP        |
8 # +-------------+ <-- BIOS_BASE + 128K + FMAP_SIZE
9 # | CBFS        |
10 # +-------------+ <-- ROM_SIZE
12 FLASH@##ROM_BASE## ##ROM_SIZE## {
13         BIOS@##BIOS_BASE## ##BIOS_SIZE## {
14                 BOOTBLOCK 128K
15                 FMAP@##FMAP_BASE## ##FMAP_SIZE##
16                 ##CONSOLE_ENTRY##
17                 ##MRC_CACHE_ENTRY##
18                 COREBOOT(CBFS)@##CBFS_BASE## ##CBFS_SIZE##
19         }