src/mainboard/purism/librem_jsl/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 config BOARD_PURISM_BASEBOARD_LIBREM_JSL
   4         def_bool n
   5         select BOARD_ROMSIZE_KB_16384
   6         select DRIVERS_GENERIC_CBFS_SERIAL
   7         select DRIVERS_USB_ACPI
   8         select DRIVERS_I2C_GENERIC
   9         select DRIVERS_I2C_HID
  10         select EC_ACPI
  11         select HAVE_ACPI_RESUME
  12         select HAVE_ACPI_TABLES
  13         select HAVE_SPD_IN_CBFS
  14         select INTEL_GMA_HAVE_VBT
  15         select NO_UART_ON_SUPERIO
  16         select SOC_INTEL_COMMON_BLOCK_HDA_VERB
  17         select SOC_INTEL_JASPERLAKE
  18         select SYSTEM_TYPE_DETACHABLE
  19         select USE_LEGACY_8254_TIMER
  20
  21 config BOARD_PURISM_LIBREM_11
  22         select BOARD_PURISM_BASEBOARD_LIBREM_JSL
  23
  24 if BOARD_PURISM_BASEBOARD_LIBREM_JSL
  25
  26 config MAINBOARD_DIR
  27         default "purism/librem_jsl"
  28
  29 config MAINBOARD_FAMILY
  30         string
  31         default "Librem 11" if BOARD_PURISM_BASEBOARD_LIBREM_JSL
  32
  33 config MAINBOARD_PART_NUMBER
  34         default "Librem 11" if BOARD_PURISM_BASEBOARD_LIBREM_JSL
  35
  36 config MAX_CPUS
  37         int
  38         default 4
  39
  40 config CBFS_SIZE
  41         default 0x700000 if BOARD_PURISM_BASEBOARD_LIBREM_JSL
  42
  43 config DIMM_MAX
  44         default 2
  45
  46 config DIMM_SPD_SIZE
  47         default 512
  48
  49 config VGA_BIOS_ID
  50         string
  51         default "8086,4e61" if BOARD_PURISM_BASEBOARD_LIBREM_JSL
  52
  53 config NO_POST
  54         default y
  55
  56 config INTEL_GMA_VBT_FILE
  57         default "src/mainboard/purism/librem_jsl/data.vbt"
  58
  59 config ENABLE_UART2
  60         bool "Enable UART2 debug output"
  61         default n
  62         select INTEL_LPSS_UART_FOR_CONSOLE
  63         help
  64           Enable UART2 for debug output.
  65
  66           This UART can be used for boot logging by coreboot and payloads.
  67
  68           For Linux, boot with `console=uart,mmio32,0xfe032000,115200n8`.
  69           (0xfe032000 is CONSOLE_UART_BASE_ADDRESS for Jasper Lake.)  Blacklist
  70           intel_lpss_pci so it does not reconfigure the UART.
  71
  72           Soldering is required to access these signals.  On the reverse side of
  73           the board, there are two test points directly underneath the SoC (the
  74           only two test points between the heatsink screw holes).  The pad
  75           nearest the M.2 socket is TX, the other is RX.  The signals are 3.3V
  76           (do NOT connect directly to an RS-232 serial port).
  77
  78 config UART_FOR_CONSOLE
  79         default 2 if ENABLE_UART2
  80
  81 config FSP_TEMP_RAM_SIZE
  82         default 0x28000
  83
  84 endif