src/mainboard/amd/birman_plus/gpio.c

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2
   3 #include <gpio.h>
   4 #include "gpio.h"
   5
   6 /*
   7  * As a rule of thumb, GPIO pins used by coreboot should be initialized at
   8  * bootblock while GPIO pins used only by the OS should be initialized at
   9  * ramstage.
  10  */
  11 static const struct soc_amd_gpio gpio_set_stage_ram[] = {
  12         /* PWR_BTN_L */
  13         PAD_NF(GPIO_0, PWR_BTN_L, PULL_NONE),
  14         /* SYS_RESET_L */
  15         PAD_NF(GPIO_1, SYS_RESET_L, PULL_NONE),
  16         /* WAKE_L */
  17         PAD_NF_SCI(GPIO_2, WAKE_L, PULL_NONE, EDGE_LOW),
  18         /* PCIE_SD_WAKE_L */
  19         PAD_SCI(GPIO_3, PULL_NONE, EDGE_LOW),
  20         /* UART_WAKE_L_M2_APU */
  21         PAD_SCI(GPIO_4, PULL_UP, EDGE_LOW),
  22         /* MPM_EVENT_L, input or OD output */
  23         PAD_GPI(GPIO_5, PULL_UP),
  24         /* TPNL_INT_L */
  25         PAD_SCI(GPIO_6, PULL_UP, EDGE_LOW),
  26         /* EC SCI */
  27         PAD_SCI(GPIO_7, PULL_UP, EDGE_LOW),
  28         /* TPAD_INT_L */
  29         PAD_SCI(GPIO_8, PULL_UP, EDGE_LOW),
  30         /* SD_CARD_PRSNT_L */
  31         PAD_GPI(GPIO_9, PULL_UP), /* Unclear if this needs to be SCI */
  32         /* GPIO_10: VDD_MEM_VID0 - Controlled by firmware outside of coreboot (ABL) */
  33         /* HP_MIC_DET_L */
  34         PAD_GPI(GPIO_11, PULL_UP),
  35         /* ALIGN_FLAG_MU_L */
  36         PAD_GPO(GPIO_12, HIGH),
  37         /* GPIO_13 - GPIO_15: Not available */
  38         /* USB_OC0_L */
  39         PAD_NF(GPIO_16, USB_OC0_L, PULL_NONE),
  40         /* WAKE_ON_WAN_L */
  41         PAD_SCI(GPIO_17, PULL_UP, EDGE_LOW),
  42         /* PCIE_WLAN_WAKE_L */
  43         PAD_SCI(GPIO_18, PULL_UP, EDGE_LOW),
  44         /* I2C3_SCL */
  45         PAD_NF(GPIO_19, I2C3_SCL, PULL_NONE),
  46         /* I2C3_SDA */
  47         PAD_NF(GPIO_20, I2C3_SDA, PULL_NONE),
  48         /* KBRST_L */
  49         PAD_NF(GPIO_21, KBRST_L, PULL_NONE),
  50         /* ESPI_ALERT_L */
  51         PAD_NF(GPIO_22, ESPI_ALERT_D1, PULL_NONE),
  52         /* AC_PRES */
  53         PAD_NF(GPIO_23, AC_PRES, PULL_NONE),
  54         /* PCIE_LOM_WAKE_L */
  55         PAD_SCI(GPIO_24, PULL_UP, EDGE_LOW),
  56         /* GPIO_25: Not available */
  57         /* PCIE_RST0_L */
  58         PAD_NFO(GPIO_26, PCIE_RST0_L, HIGH),
  59         /* PCIE_RST1_L */
  60         PAD_NFO(GPIO_27, PCIE_RST1_L, HIGH),
  61         /* GPIO_28: Not available */
  62         /* TPM CS */
  63         PAD_NF(GPIO_29, SPI_TPM_CS_L, PULL_NONE),
  64         /* ESPI_CS_L */
  65         PAD_NF(GPIO_30, ESPI_CS_L, PULL_NONE),
  66         /* INT_CLKREQ_L */
  67         PAD_INT(GPIO_31, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
  68         /* LPC_RST_L */
  69         PAD_NF(GPIO_32, LPC_RST_L, PULL_NONE),
  70         /* GPIO_33 - GPIO_37: Not available */
  71         /* CLK_REQ5_L */
  72         PAD_NF(GPIO_38, CLK_REQ5_L, PULL_NONE),
  73         /* CLK_REQ6_L */
  74         PAD_NF(GPIO_39, CLK_REQ6_L, PULL_NONE),
  75         /* USB2_HDR_P0/1_SMI */
  76         PAD_SCI(GPIO_40, PULL_UP, EDGE_LOW),
  77         /* GPIO_41: Not available */
  78         /* GPIO_42: VDD_MEM_VID1 - Controlled by firmware outside of coreboot (ABL) */
  79         /* GPIO_43 - GPIO_66: Not available */
  80         /* SPI_ROM_REQ */
  81         PAD_NF(GPIO_67, SPI_ROM_REQ, PULL_NONE),
  82         /* ESPI_DATA2 */
  83         PAD_NF(GPIO_68, SPI1_DAT2, PULL_NONE),
  84         /* ESPI_DATA3 */
  85         PAD_NF(GPIO_69, SPI1_DAT3, PULL_NONE),
  86         /* SPI2_CLK */
  87         PAD_NF(GPIO_70, SPI2_CLK, PULL_NONE),
  88         /* GPIO_71 - GPIO_73: Not available */
  89         /* APU_NFC_DWL_REQ_1V8 */
  90         PAD_GPO(GPIO_74, LOW),
  91         /* SPI2_CS1_L */
  92         PAD_NF(GPIO_75, SPI2_CS1_L, PULL_NONE),
  93         /* SPI_ROM_GNT */
  94         PAD_NF(GPIO_76, SPI_ROM_GNT, PULL_NONE),
  95         /* ESPI_SOC_CLK */
  96         PAD_NF(GPIO_77, SPI1_CLK, PULL_NONE),
  97         /* M2_SSD0_RST_L */
  98         PAD_GPO(GPIO_78, HIGH),
  99         /* M2_SSD1_RST_L */
 100         PAD_GPO(GPIO_79, HIGH),
 101         /* ESPI_DATA1 */
 102         PAD_NF(GPIO_80, SPI1_DAT1, PULL_NONE),
 103         /* ESPI_DATA0 */
 104         PAD_NF(GPIO_81, SPI1_DAT0, PULL_NONE),
 105         /* GPIO_82 - GPIO_83: Not available */
 106         /* FANIN0 */
 107         PAD_NF(GPIO_84, FANIN0, PULL_NONE),
 108         /* FANOUT0 */
 109         PAD_NF(GPIO_85, FANOUT0, PULL_NONE),
 110         /* GPIO_86 - GPIO_88: Not available */
 111         /* I2S CODEC INT */
 112         PAD_SCI(GPIO_89, PULL_UP, EDGE_LOW),
 113         /* ALERT_L_M2_SSD0 */
 114         PAD_SCI(GPIO_90, PULL_UP, EDGE_LOW),
 115         /* NFC IRQ */
 116         PAD_SCI(GPIO_91, PULL_UP, EDGE_LOW),
 117         /* CLK_REQ0_L */
 118         PAD_NF(GPIO_92, CLK_REQ0_L, PULL_NONE),
 119         /* GPIO_93 - GPIO_103: Not available */
 120         /* SPI2_DAT0 */
 121         PAD_NF(GPIO_104, SPI2_DAT0, PULL_NONE),
 122         /* SPI2_DAT1 */
 123         PAD_NF(GPIO_105, SPI2_DAT1, PULL_NONE),
 124         /* SPI2_DAT2 */
 125         PAD_NF(GPIO_106, SPI2_DAT2, PULL_NONE),
 126         /* SPI2_DAT3 */
 127         PAD_NF(GPIO_107, SPI2_DAT3, PULL_NONE),
 128         /* GPIO_108 - GPIO_112: Not available */
 129         /* I2C2_SCL */
 130         PAD_NF(GPIO_113, I2C2_SCL, PULL_NONE),
 131         /* I2C2_SDA */
 132         PAD_NF(GPIO_114, I2C2_SDA, PULL_NONE),
 133         /* CLK_REQ1_L */
 134         PAD_NF(GPIO_115, CLK_REQ1_L, PULL_NONE),
 135         /* CLK_REQ2_L */
 136         PAD_NF(GPIO_116, CLK_REQ2_L, PULL_NONE),
 137         /* GPIO_117 - GPIO_129: Not available */
 138         /* TPM IRQ */
 139         PAD_INT(GPIO_130, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
 140         /* CLK_REQ3_L */
 141         PAD_NF(GPIO_131, CLK_REQ3_L, PULL_NONE),
 142         /* CLK_REQ4_L */
 143         PAD_NF(GPIO_132, CLK_REQ4_L, PULL_NONE),
 144         /* GPIO_133 - GPIO_134: Not available */
 145         /* UART2_CTS_L */
 146         PAD_NF(GPIO_135, UART2_CTS_L, PULL_NONE),
 147         /* UART2_RXD */
 148         PAD_NF(GPIO_136, UART2_RXD, PULL_NONE),
 149         /* UART2_RTS_L */
 150         PAD_NF(GPIO_137, UART2_RTS_L, PULL_NONE),
 151         /* UART2_TXD */
 152         PAD_NF(GPIO_138, UART2_TXD, PULL_NONE),
 153         /* M2_SSD2_RST_L */
 154         PAD_GPO(GPIO_139, HIGH),
 155         /* UART0_CTS_L */
 156         PAD_NF(GPIO_140, UART0_CTS_L, PULL_NONE),
 157         /* UART0_RXD */
 158         PAD_NF(GPIO_141, UART0_RXD, PULL_NONE),
 159         /* UART0_RTS_L */
 160         PAD_NF(GPIO_142, UART0_RTS_L, PULL_NONE),
 161         /* UART0_TXD */
 162         PAD_NF(GPIO_143, UART0_TXD, PULL_NONE),
 163         /* M2_SSD3_RST_L */
 164         PAD_GPO(GPIO_144, HIGH),
 165         /* I2C0 SCL */
 166         PAD_NF(GPIO_145, I2C0_SCL, PULL_NONE),
 167         /* I2C0 SDA */
 168         PAD_NF(GPIO_146, I2C0_SDA, PULL_NONE),
 169         /* I2C1 SCL */
 170         PAD_NF(GPIO_147, I2C1_SCL, PULL_NONE),
 171         /* I2C1 SDA */
 172         PAD_NF(GPIO_148, I2C1_SDA, PULL_NONE),
 173         /* GPIO_149 - GPIO_152: Not available */
 174         /* UART4_CTS_L */
 175         PAD_NF(GPIO_153, UART4_CTS_L, PULL_NONE),
 176         /* UART4_RTS_L */
 177         PAD_NF(GPIO_154, UART4_RTS_L, PULL_NONE),
 178         /* UART4_RXD */
 179         PAD_NF(GPIO_155, UART4_RXD, PULL_NONE),
 180         /* UART4_TXD */
 181         PAD_NF(GPIO_156, UART4_TXD, PULL_NONE),
 182         /* M2_SSD4_RST_L */
 183         PAD_GPO(GPIO_157, HIGH),
 184 };
 185
 186 void mainboard_program_gpios(void)
 187 {
 188         gpio_configure_pads(gpio_set_stage_ram, ARRAY_SIZE(gpio_set_stage_ram));
 189 }