commonlib: Refactor CSE sync eventLog
[coreboot2.git] / src / mainboard / dell / e6400 / acpi / ich9_pci_irqs.asl
blob9a4cdfb75bb9647b6444b87263e7e2af7ff2c1c7
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 /* This is board specific information: IRQ routing for the
4  * 0:1e.0 PCI bridge of the ICH9
5  */
7 If (PICM) {
8         Return (Package() {
9                 // PCI Device 1, Ricoh R5C847 routes DBC
10                 Package() { 0x0001ffff, 0, 0, 19},
11                 Package() { 0x0001ffff, 1, 0, 17},
12                 Package() { 0x0001ffff, 2, 0, 18},
13         })
14 } Else {
15         Return (Package() {
16                 // PCI Device 1, Ricoh R5C847 routes DBC
17                 Package() { 0x0001ffff, 0, \_SB.PCI0.LPCB.LNKD, 0},
18                 Package() { 0x0001ffff, 1, \_SB.PCI0.LPCB.LNKB, 0},
19                 Package() { 0x0001ffff, 2, \_SB.PCI0.LPCB.LNKC, 0},
20         })