src/mainboard/facebook/fbg1701/spd/KINGSTON_B5116ECMDXGGB.spd.hex

   1 # SPDX-License-Identifier: GPL-2.0-only
   2
   3 #
   4 # 8 Gb DDR3 (1600 MHz 11-11-11) Kingston B5116ECMDXGGB
   5 #
   6 # SINGLE DIE
   7 #
   8
   9 # 64Mx16x8 ( 8 bank, 16 Rows, 10 Col, 2 KB page size )
  10 # 6-7-8-9-10-11
  11 # DDR3L-1600
  12 # tCk 1.25ns
  13 # tRCD 13.75ns
  14 # tRP 13.75ns
  15 # tRAS 35ns
  16 # tRC 48.75ns
  17 # CL-tRCD-tRP 11-11-11
  18
  19 #       0 Number of SPD Bytes used / Total SPD Size / CRC Coverage
  20 #               bits[3:0]: 3 = 384 SPD Bytes Used
  21 #               bits[6:4]: 1 = 256 SPD Bytes Total
  22 #               bit7 : 0 = CRC covers bytes 0 ~ 128
  23 23
  24
  25 #       1 SPD Revision
  26 #               0x10 = Revision 1.0
  27 10
  28
  29 #       2 Key Byte / DRAM Device Type
  30 #               bits[7:0]: 0x0c = DDR3 SDRAM
  31 0B
  32
  33 #       3 Key Byte / Module Type
  34 #               bits[3:0]: 3 = SODIMM
  35 #               bits[6:4]: 0 = Not hybrid
  36 #               bits[7]: 0 = Not hybrid
  37 03
  38
  39 #       4 SDRAM CHIP Density and Banks
  40 #               bits[3:0]: 5 = 8 Gigabits Total SDRAM capacity per chip
  41 #               bits[6:4]: 0 = 3 (8 banks)
  42 #               bits[7]: reserved
  43 05
  44
  45 #       5 SDRAM Addressing
  46 #               bits[2:0]: 1 = 10 Column Address Bits
  47 #               bits[5:3]: 4 = 16 Row Address Bits
  48 #               bits[7:6]: 0 = reserved
  49 21
  50
  51 #       6 Module Nominal Voltage
  52 #               bits[0]: 0 = 1.5V operable
  53 #               bits[1]: 1 = 1.35V operable
  54 #               bits[2]: 0 = NOT 1.25V operable
  55 #               bits[7:3]: reserved
  56 02
  57
  58 #       7 Module Organization
  59 #               bits[2:0]: 010b = 16 bits SDRAM device
  60 #               bits[5:3]: 000b = 1 ranks
  61 #               bits[7:6]: reserved
  62 02
  63
  64 #       8 Module Memory Bus width
  65 #               bits[2:0]: 3 = 64 bits pirmary bus width
  66 #               bits[4:3]: 0 = 0 bits bus witdth extension
  67 #               bits[7:5]: reserved
  68 03
  69
  70 #       9 Fine Timebase (FTB) dividend / divisor
  71 #               bits[3:0]: 1 = Divisor
  72 #               bits[7:4]: 1 = Dividend
  73 11
  74
  75 #       10 Medium Timebase (MTB) dividend
  76 #               bits[7:0]: 0 = 1 (timebase 0.125ns)
  77 01
  78
  79 #       11 Medium Timebase (MTB) divisor
  80 #               bits[7:0]: 8 (timebase 0.125ns)
  81 08
  82
  83 #       12 SDRAM Minimum cycle time (tCKmin)
  84 #               0xA tCK = 1.25ns (DDR3-1600 (800 MHz clock))
  85 0A
  86
  87 #       13 Reserved
  88 00
  89
  90 #       14 CAS Latencies supported, Least Significate Byte
  91 #               Support 6,7,8,9,10,11
  92 FC
  93
  94 #       15 CAS Latencies supported, Most Significate Byte
  95 #               No supporting CL 12-18
  96 00
  97
  98 #       16 Minimum CAS Latency Time (tAAmin)
  99 #               0x69 tAA = 13.125ns (offset = 00) DDR3-1600K downbin
 100 69
 101
 102 #       17 Minimum Write Recovery Time (tWRmin)
 103 #               0x78 tWR = 15 ns
 104 78
 105
 106 #       18 Minimum RAS to CAS Delay Time (tRCDmin)
 107 #               0x69 tRCD = 13.125ns (offset 00) DDR3-1600K downbin
 108 69
 109
 110 #       19 Minimum Row Active to Row Active Delay Time (tRRDmin)
 111 #               0x3C tRRD = 7.5ns DDR3-1600, 2KB
 112 3C
 113
 114 #       20 Minimum Row Precharge Delay Time (tRPmin)
 115 #               0x69 tRP = 13.125ns (offset 00) DDR3-1600K downbin
 116 69
 117
 118 #       21 Upper Nibble for tRAS and tRC
 119 #               3:0 : 1 higher tRAS = 35ns
 120 #               7:0 : 1 higher tRC = 48.125ns
 121 11
 122
 123 #       22 Minimum Active to Precharge Delay Time (tRASmin), Least Significant byte
 124 #               lower 0x118 : tRAS = 35ns DDR3-1600
 125 18
 126
 127 #       23 Minimum Active to Precharge Delay Time (tRCmin), Most Significant byte
 128 #               lower 0x181 : tRC = 48.125ns  (offset 00) DDR3-1600K downbin
 129 81
 130
 131 #       24 Minimum Refresh Recovery Delay time (tRFCmin), Least Significant byte
 132 #               lower 0xAF0 : tRFC = 350ns 8 Gb
 133 F0
 134
 135 #       25 Minimum Refresh Recovery Delay time (tRFCmin), Most Significant byte
 136 #               higher 0xAF0 : tRFC = 350ns 8 Gb
 137 0A
 138
 139 #       26 tWTRmin
 140 #               0x3C : tWTR = 7.5 ns (DDR3)
 141 3C
 142
 143 #       27 tRTPmin
 144 #               0x3C : tRTP = 7.5 ns (DDR3)
 145 3C
 146
 147 #       28 Upper Nibble for tFAW
 148 #               Bit [3:0] : 1 = higher 0x140 tFAW = 40ns
 149 01
 150
 151 #       29 tFAWmin Lower
 152 #               lower 0x140 : tFAW = 40ns
 153 40
 154
 155 #       30 SDRAM Optional Features
 156 #               byte [0] : 1 = RZQ/6 is support
 157 #               byte [1] : 1 = RZQ/7 is supported
 158 #               byte [7] : 1 = DLL-Off Mode support
 159 83
 160
 161 #       31 Thermal options
 162 #               byte [0] : 1 = 0 - 95C
 163 #               byte [2] : 0 = Auto Self Refresh (ASR) is not supported
 164 #               byte [7] : 0 = Partial Array Self Refres (PASR) is not supported
 165 01
 166
 167 #       32 Module Thermal support
 168 #               byte [0] : 0 = Thermal sensor accuracy undefined
 169 #               byte [7] : 0 = No thermal sensor
 170 00
 171
 172 #       33 SDRAM device type
 173 #               byte [1:0] : 00b = Signal Loading not specified
 174 #               byte [6:4] : 000b = Die count not specified
 175 #               byte [7]   : 0 = Standard Monolithic DRAM Device
 176 00
 177
 178 #       34 Fine tCKmin
 179 #               0x00 tCK = 1.25ns (DDR3-1600 (800 MHz clock))
 180 00
 181
 182 #       35 Fine tAAmin
 183 #               0x00 tAA = 13.125ns (tAAmin offset = 00) DDR3-1600K downbin
 184 00
 185
 186 #       36 Fine tRCDmin
 187 #               0x00 tRCD = 13.125ns DDR3-1600K downbin
 188 00
 189
 190 #       37 Fine tRPmin
 191 #               0x00 tRP = 13.125ns (offset 00) DDR3-1600K downbin
 192 00
 193
 194 #       38 Fine tRCmin
 195 #               0x00 tRC = 48.125ns (offset 00) DDR3-1600K downbin
 196 00
 197
 198 #       39-59 reserved, general section
 199 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 200 00 00 00 00 00
 201
 202 #       60-116 Module specific section
 203 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 204 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 205 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 206 00 00 00 00 00 00 00 00 00
 207
 208 #       117-118 Module Manufacturer
 209 01 98
 210
 211 #       119 Module Manufacturing Location
 212 00
 213
 214 #       120-121 Module Manufacturing Date
 215 13 0A
 216
 217 #       122-125 Module Serial number
 218 00 00 00 00
 219
 220 #       126-127 SPD CRC
 221 00 00
 222
 223 #       128-145 Module Part number
 224 66 53 49 49 54 69 67 77 68 88 71 71 66 00 00 00
 225 00 00
 226
 227 #       145-146 Module revision code
 228 00 00
 229
 230 #       148-149 DRAM Manufacturer ID code
 231 01 98
 232
 233 #       150-175 Manufacturer Specific Data
 234 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 235 00 00 00 00 00 00 00 00 00 00
 236
 237 #       176-255 Open for Customer Use
 238
 239 #       176 - 255
 240 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 241 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 242 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 243 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
 244 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00