tree: Use true false for PcieRpLtrEnable[]
[coreboot2.git] / src / mainboard / google / jecht / acpi / mainboard.asl
blob8a90ae64c19986d2abb960e0dcb27e6f1d6afdca
1 /* SPDX-License-Identifier: GPL-2.0-only */
3 #include <mainboard/google/jecht/onboard.h>
5 /*
6  * LAN connected to Root Port 3, becomes Root Port 1 after coalesce
7  */
8 Scope (\_SB.PCI0.RP01)
10         Device (ETH0)
11         {
12                 Name (_ADR, 0x00000000)
13                 Name (_PRW, Package() { JECHT_NIC_WAKE_GPIO, 3 })
15                 Method (_DSW, 3, NotSerialized)
16                 {
17                         Local0 = JECHT_NIC_WAKE_GPIO
19                         If (Arg0 == 1) {
20                                 // Enable GPIO as wake source
21                                 \_SB.PCI0.LPCB.GPIO.GWAK (Local0)
22                         }
23                 }
24         }
28  * WLAN connected to Root Port 4, becomes Root Port 2 after coalesce
29  */
30 Scope (\_SB.PCI0.RP02)
32         Device (WLAN)
33         {
34                 Name (_ADR, 0x00000000)
35                 Name (_PRW, Package() { JECHT_WLAN_WAKE_GPIO, 3 })
37                 Method (_DSW, 3, NotSerialized)
38                 {
39                         Local0 = JECHT_WLAN_WAKE_GPIO
41                         If (Arg0 == 1) {
42                                 // Enable GPIO as wake source
43                                 \_SB.PCI0.LPCB.GPIO.GWAK (Local0)
44                         }
45                 }
46         }
49 /* USB port entries */
50 #include <variant/acpi/usb.asl>