src/soc/intel/meteorlake/acpi/xhci.asl

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2
   3 #include <soc/gpe.h>
   4
   5 /* XHCI Controller 0:14.0 */
   6
   7 Device (XHCI)
   8 {
   9         Name (_ADR, 0x00140000)
  10
  11         Name (_PRW, Package () { GPE0_PME_B0, 3 })
  12
  13         Name (_S3D, 3)  /* D3 supported in S3 */
  14         Name (_S0W, 3)  /* D3 can wake device in S0 */
  15         Name (_S3W, 3)  /* D3 can wake system from S3 */
  16
  17         Method (_PS0, 0, Serialized)
  18         {
  19                 /* Disable Clock Gating */
  20                 ^^PCRA (PID_XHCI, 0x0,  ~(1 << 3))
  21         }
  22
  23         Method (_PS3, 0, Serialized)
  24         {
  25                 /* Enable Clock Gating */
  26                 ^^PCRO (PID_XHCI, 0x0, 1 << 3)
  27         }
  28
  29         /* Root Hub for Meteorlake */
  30         Device (RHUB)
  31         {
  32                 Name (_ADR, 0)
  33
  34                 /* USB2 */
  35                 Device (HS01) { Name (_ADR, 1) }
  36                 Device (HS02) { Name (_ADR, 2) }
  37                 Device (HS03) { Name (_ADR, 3) }
  38                 Device (HS04) { Name (_ADR, 4) }
  39                 Device (HS05) { Name (_ADR, 5) }
  40                 Device (HS06) { Name (_ADR, 6) }
  41                 Device (HS07) { Name (_ADR, 7) }
  42                 Device (HS08) { Name (_ADR, 8) }
  43                 Device (HS09) { Name (_ADR, 9) }
  44                 Device (HS10) { Name (_ADR, 10) }
  45                 /* USB3 */
  46                 Device (SS01) { Name (_ADR, 11) }
  47                 Device (SS02) { Name (_ADR, 12) }
  48         }
  49 }