1 /* SPDX-License-Identifier: GPL-2.0-only */
4 #include <soc/addressmap.h>
8 struct rockchip_gpio_regs
*gpio_port
[] = {
9 (struct rockchip_gpio_regs
*)GPIO0_BASE
,
10 (struct rockchip_gpio_regs
*)GPIO1_BASE
,
11 (struct rockchip_gpio_regs
*)GPIO2_BASE
,
12 (struct rockchip_gpio_regs
*)GPIO3_BASE
,
13 (struct rockchip_gpio_regs
*)GPIO4_BASE
,
16 #define PMU_GPIO_PORT0 0
17 #define PMU_GPIO_PORT1 1
19 int is_pmu_gpio(gpio_t gpio
)
21 if (gpio
.port
== PMU_GPIO_PORT0
|| gpio
.port
== PMU_GPIO_PORT1
)
26 void *gpio_grf_reg(gpio_t gpio
)
28 if (is_pmu_gpio(gpio
))
29 return &rk3399_pmugrf
->gpio0_p
[gpio
.port
][gpio
.bank
];
30 /* There are two pmu gpio, 0 and 1, so " - 2" */
31 return &rk3399_grf
->gpio2_p
[(gpio
.port
- 2)][gpio
.bank
];
34 #define IS_GPIO_BANK(g, p, b) (g.port == p && g.bank == GPIO_##b)
42 u32
gpio_get_pull_val(gpio_t gpio
, enum gpio_pull pull
)
44 /* The default pull bias setting defined in soc/gpio.h */
47 /* GPIO0_A, GPIO0_B, GPIO2_C, GPIO2_D use the 1V8 pull bias setting.
48 * Defined in TRM V.03 Part1 Page 331 and Page 458
50 if (IS_GPIO_BANK(gpio
, 0, A
) || IS_GPIO_BANK(gpio
, 0, B
) ||
51 IS_GPIO_BANK(gpio
, 2, C
) || IS_GPIO_BANK(gpio
, 2, D
)) {
54 pull_val
= PULLUP_1V8
;
57 pull_val
= PULLDOWN_1V8
;
60 pull_val
= PULLNONE_1V8
;