src/soc/intel/apollolake/acpi/globalnvs.asl

   1 /* SPDX-License-Identifier: GPL-2.0-or-later */
   2
   3 /*
   4  * NOTE: The layout of the GNVS structure below must match the layout in
   5  * soc/intel/apollolake/include/soc/nvs.h !!!
   6  *
   7  */
   8
   9 Field (GNVS, ByteAcc, NoLock, Preserve)
  10 {
  11         /* Miscellaneous */
  12         ,       8,      // 0x00 - Processor Count
  13         PPCM,   8,      // 0x01 - Max PPC State
  14         LIDS,   8,      // 0x02 - LID State
  15         ,       8,      // 0x03 - AC Power State
  16         DPTE,   8,      // 0x04 - Enable DPTF
  17         ,       32,     // 0x05 - 0x08 - coreboot Memory Console
  18         PM1I,   64,     // 0x09 - 0x10 - System Wake Source - PM1 Index
  19         GPEI,   64,     // 0x11 - 0x18 - GPE Wake Source
  20         NHLA,   64,     // 0x19 - 0x20 - NHLT Address
  21         NHLL,   32,     // 0x21 - 0x24 - NHLT Length
  22         PRT0,   32,     // 0x25 - 0x28 - PERST_0 Address
  23         SCDP,   8,      // 0x29 - SD_CD GPIO portid
  24         SCDO,   8,      // 0x2A - GPIO pad offset relative to the community
  25         UIOR,   8,      // 0x2B - UART debug controller init on S3 resume
  26 }