src/soc/intel/xeon_sp/acpi/pch_irq.asl

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2
   3 #include <soc/acpi_asl.h>
   4
   5 /*
   6  * PCH devices PCI interrupt routing packages.
   7  *
   8  * Note: The PCH routing PR10-PR68 and AR10-AR68 are defined in uncore_irq.asl
   9  *
  10  * See ACPI spec 6.2.13 _PRT (PCI routing table) for details.
  11  * The mapping fields ae Address, Pin, Source, Source Index.
  12  */
  13
  14 // Socket 0, IIOStack 0 device legacy interrupt routing
  15 Name (PR00, Package ()
  16 {
  17         // [DMI0]: Legacy PCI Express Port 0
  18         Package () { 0x0000FFFF, 0x00, LNKA, 0x00 },
  19         // [CB0A]: CBDMA
  20         // [CB0E]: CBDMA
  21         Package () { 0x0004FFFF, 0x00, LNKA, 0x00 },
  22         // [CB0B]: CBDMA
  23         // [CB0F]: CBDMA
  24         Package () { 0x0004FFFF, 0x01, LNKB, 0x00 },
  25         // [CB0C]: CBDMA
  26         // [CB0G]: CBDMA
  27         Package () { 0x0004FFFF, 0x02, LNKC, 0x00 },
  28         // [CB0D]: CBDMA
  29         // [CB0H]: CBDMA
  30         Package () { 0x0004FFFF, 0x03, LNKD, 0x00 },
  31         // Uncore 0 UBOX Device
  32         Package () { 0x0008FFFF, 0x00, LNKA, 0x00 },
  33         Package () { 0x0008FFFF, 0x01, LNKB, 0x00 },
  34         Package () { 0x0008FFFF, 0x02, LNKC, 0x00 },
  35         Package () { 0x0008FFFF, 0x03, LNKD, 0x00 },
  36         // [DISP]: Display Controller
  37         Package () { 0x000FFFFF, 0x00, LNKA, 0x00 },
  38         // [IHC1]: HECI #1
  39         // [IHC3]: HECI #3
  40         Package () { 0x0010FFFF, 0x00, LNKA, 0x00 },
  41         // [IHC2]: HECI #2
  42         Package () { 0x0010FFFF, 0x01, LNKB, 0x00 },
  43         // [IIDR]: IDE-Redirection (IDE-R)
  44         Package () { 0x0010FFFF, 0x02, LNKC, 0x00 },
  45         // [IMKT]: Keyboard and Text (KT) Redirection
  46         Package () { 0x0010FFFF, 0x03, LNKD, 0x00 },
  47         // [SAT2]: sSATA Host controller 2 on PCH
  48         Package () { 0x0011FFFF, 0x00, LNKA, 0x00 },
  49         // // [XHCI]: xHCI controller 1 on PCH
  50         Package () { 0x0014FFFF, 0x00, LNKA, 0x00 },
  51         // [OTG0]: USB Device Controller (OTG) on PCH
  52         Package () { 0x0014FFFF, 0x01, LNKB, 0x00 },
  53         // [TERM]: Thermal Subsystem on PCH
  54         Package () { 0x0014FFFF, 0x02, LNKC, 0x00 },
  55         // [CAMR]: Camera IO Host Controller on PCH
  56         Package () { 0x0014FFFF, 0x03, LNKD, 0x00 },
  57         // [HEC1]: HECI #1 on PCH
  58         // [HEC3]: HECI #3 on PCH
  59         Package () { 0x0016FFFF, 0x00, LNKA, 0x00 },
  60         // [HEC2]: HECI #2 on PCH
  61         Package () { 0x0016FFFF, 0x01, LNKB, 0x00 },
  62         // [IDER]: ME IDE redirect on PCH
  63         Package () { 0x0016FFFF, 0x02, LNKC, 0x00 },
  64         // [MEKT]: MEKT on PCH
  65         Package () { 0x0016FFFF, 0x03, LNKD, 0x00 },
  66         // [SAT1]: SATA controller 1 on PCH
  67         Package () { 0x0017FFFF, 0x00, LNKA, 0x00 },
  68         // [NAN1]: NAND Cycle Router on PCH
  69         Package () { 0x0018FFFF, 0x00, LNKA, 0x00 },
  70         // [RP17]: PCIE PCH Root Port #17
  71         Package () { 0x001BFFFF, 0x00, LNKA, 0x00 },
  72         // [RP18]: PCIE PCH Root Port #18
  73         Package () { 0x001BFFFF, 0x01, LNKB, 0x00 },
  74         // [RP19]: PCIE PCH Root Port #19
  75         Package () { 0x001BFFFF, 0x02, LNKC, 0x00 },
  76         // [RP20]: PCIE PCH Root Port #20
  77         Package () { 0x001BFFFF, 0x03, LNKD, 0x00 },
  78         // [RP01]: PCIE PCH Root Port #1
  79         // [RP05]: PCIE PCH Root Port #5
  80         Package () { 0x001CFFFF, 0x00, LNKA, 0x00 },
  81         // [RP02]: PCIE PCH Root Port #2
  82         // [RP06]: PCIE PCH Root Port #6
  83         Package () { 0x001CFFFF, 0x01, LNKB, 0x00 },
  84         // [RP03]: PCIE PCH Root Port #3
  85         // [RP07]: PCIE PCH Root Port #7
  86         Package () { 0x001CFFFF, 0x02, LNKC, 0x00 },
  87         // [RP04]: PCIE PCH Root Port #4
  88         // [RP08]: PCIE PCH Root Port #8
  89         Package () { 0x001CFFFF, 0x03, LNKD, 0x00 },
  90         // [RP09]: PCIE PCH Root Port #9
  91         // [RP13]: PCIE PCH Root Port #13
  92         Package () { 0x001DFFFF, 0x00, LNKA, 0x00 },
  93         // [RP10]: PCIE PCH Root Port #10
  94         // [RP14]: PCIE PCH Root Port #14
  95         Package () { 0x001DFFFF, 0x01, LNKB, 0x00 },
  96         // [RP11]: PCIE PCH Root Port #11
  97         // [RP15]: PCIE PCH Root Port #15
  98         Package () { 0x001DFFFF, 0x02, LNKC, 0x00 },
  99         // [RP12]: PCIE PCH Root Port #12
 100         // [RP16]: PCIE PCH Root Port #16
 101         Package () { 0x001DFFFF, 0x03, LNKD, 0x00 },
 102         // [UAR0]: UART #0 on PCH
 103         Package () { 0x001EFFFF, 0x02, LNKC, 0x00 },
 104         // [UAR1]: UART #1 on PCH
 105         Package () { 0x001EFFFF, 0x03, LNKD, 0x00 },
 106         // [CAVS]: HD Audio Subsystem Controller on PCH
 107         // [SMBS]: SMBus controller on PCH
 108         // [GBE1]: GbE Controller on PCH
 109         // [NTPK]: Northpeak Controller on PCH
 110         Package () { 0x001FFFFF, 0x00, LNKA, 0x00 },
 111 })
 112
 113 // Socket 0, IIOStack 0 device IOAPIC interrupt routing
 114 Name (AR00, Package ()
 115 {
 116         // [DMI0]: Legacy PCI Express Port 0
 117         Package () { 0x0000FFFF, 0x00, 0x00, 0x1F },
 118         // [CB0A]: CB3DMA
 119         // [CB0E]: CB3DMA
 120         Package () { 0x0004FFFF, 0x00, 0x00, 0x1A },
 121         // [CB0B]: CB3DMA
 122         // [CB0F]: CB3DMA
 123         Package () { 0x0004FFFF, 0x01, 0x00, 0x1B },
 124         // [CB0C]: CB3DMA
 125         // [CB0G]: CB3DMA
 126         Package () { 0x0004FFFF, 0x02, 0x00, 0x1A },
 127         // [CB0D]: CB3DMA
 128         // [CB0H]: CB3DMA
 129         Package () { 0x0004FFFF, 0x03, 0x00, 0x1B },
 130         // [UBX0]: Uncore 0 UBOX Device
 131         Package () { 0x0008FFFF, 0x00, 0x00, 0x18 },
 132         Package () { 0x0008FFFF, 0x01, 0x00, 0x1C },
 133         Package () { 0x0008FFFF, 0x02, 0x00, 0x1D },
 134         Package () { 0x0008FFFF, 0x03, 0x00, 0x1E },
 135         // [DISP]: Display Controller
 136         Package () { 0x000FFFFF, 0x00, 0x00, 0x10 },
 137         // [IHC1]: HECI #1
 138         // [IHC3]: HECI #3
 139         Package () { 0x0010FFFF, 0x00, 0x00, 0x10 },
 140         // [IHC2]: HECI #2
 141         Package () { 0x0010FFFF, 0x01, 0x00, 0x11 },
 142         // [IIDR]: IDE-Redirection (IDE-R)
 143         Package () { 0x0010FFFF, 0x02, 0x00, 0x12 },
 144         // [IMKT]: Keyboard and Text (KT) Redirection
 145         Package () { 0x0010FFFF, 0x03, 0x00, 0x13 },
 146         // [SAT2]: sSATA Host controller 2 on PCH
 147         Package () { 0x0011FFFF, 0x00, 0x00, 0x10 },
 148         // [XHCI]: xHCI controller 1 on PCH
 149         Package () { 0x0014FFFF, 0x00, 0x00, 0x10 },
 150         // [OTG0]: USB Device Controller (OTG) on PCH
 151         Package () { 0x0014FFFF, 0x01, 0x00, 0x11 },
 152         // [TERM]: Thermal Subsystem on PCH
 153         Package () { 0x0014FFFF, 0x02, 0x00, 0x12 },
 154         // [CAMR]: Camera IO Host Controller on PCH
 155         Package () { 0x0014FFFF, 0x03, 0x00, 0x13 },
 156         // [HEC1]: HECI #1 on PCH
 157         // [HEC3]: HECI #3 on PCH
 158         Package () { 0x0016FFFF, 0x00, 0x00, 0x10 },
 159         // [HEC2]: HECI #2 on PCH
 160         Package () { 0x0016FFFF, 0x01, 0x00, 0x11 },
 161         // [IDER]: ME IDE redirect on PCH
 162         Package () { 0x0016FFFF, 0x02, 0x00, 0x12 },
 163         // [MEKT]: MEKT on PCH
 164         Package () { 0x0016FFFF, 0x03, 0x00, 0x13 },
 165         // [SAT1]: SATA controller 1 on PCH
 166         Package () { 0x0017FFFF, 0x00, 0x00, 0x10 },
 167         // [NAN1]: NAND Cycle Router on PCH
 168         Package () { 0x0018FFFF, 0x00, 0x00, 0x10 },
 169         // [RP17]: PCIE PCH Root Port #17
 170         Package () { 0x001BFFFF, 0x00, 0x00, 0x10 },
 171         // [RP18]: PCIE PCH Root Port #18
 172         Package () { 0x001BFFFF, 0x01, 0x00, 0x11 },
 173         // [RP19]: PCIE PCH Root Port #19
 174         Package () { 0x001BFFFF, 0x02, 0x00, 0x12 },
 175         // [RP20]: PCIE PCH Root Port #20
 176         Package () { 0x001BFFFF, 0x03, 0x00, 0x13 },
 177         // [RP01]: PCIE PCH Root Port #1
 178         // [RP05]: PCIE PCH Root Port #5
 179         Package () { 0x001CFFFF, 0x00, 0x00, 0x10 },
 180         // [RP02]: PCIE PCH Root Port #2
 181         // [RP06]: PCIE PCH Root Port #6
 182         Package () { 0x001CFFFF, 0x01, 0x00, 0x11 },
 183         // [RP03]: PCIE PCH Root Port #3
 184         // [RP07]: PCIE PCH Root Port #7
 185         Package () { 0x001CFFFF, 0x02, 0x00, 0x12 },
 186         // [RP04]: PCIE PCH Root Port #4
 187         // [RP08]: PCIE PCH Root Port #8
 188         Package () { 0x001CFFFF, 0x03, 0x00, 0x13 },
 189         // [RP09]: PCIE PCH Root Port #9
 190         // [RP13]: PCIE PCH Root Port #13
 191         Package () { 0x001DFFFF, 0x00, 0x00, 0x10 },
 192         // [RP10]: PCIE PCH Root Port #10
 193         // [RP14]: PCIE PCH Root Port #14
 194         Package () { 0x001DFFFF, 0x01, 0x00, 0x11 },
 195         // [RP11]: PCIE PCH Root Port #11
 196         // [RP15]: PCIE PCH Root Port #15
 197         Package () { 0x001DFFFF, 0x02, 0x00, 0x12 },
 198         // [RP12]: PCIE PCH Root Port #12
 199         // [RP16]: PCIE PCH Root Port #16
 200         Package () { 0x001DFFFF, 0x03, 0x00, 0x13 },
 201         // [UAR0]: UART #0 on PCH
 202         Package () { 0x001EFFFF, 0x02, 0x00, 0x16 },
 203         // [UAR1]: UART #1 on PCH
 204         Package () { 0x001EFFFF, 0x03, 0x00, 0x17 },
 205         // [CAVS]: HD Audio Subsystem Controller on PCH
 206         // [SMBS]: SMBus controller on PCH
 207         // [GBE1]: GbE Controller on PCH
 208         // [NTPK]: Northpeak Controller on PCH
 209         Package () { 0x001FFFFF, 0x00, 0x00, 0x10 },
 210 })