src/soc/intel/common/block/pcie/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 config SOC_INTEL_COMMON_BLOCK_PCIE
   4         bool
   5         select PCIEXP_COMMON_CLOCK
   6         help
   7           Intel Processor common PCIE support
   8
   9 if SOC_INTEL_COMMON_BLOCK_PCIE
  10
  11 source "src/soc/intel/common/block/pcie/*/Kconfig"
  12
  13 config PCIEXP_ASPM
  14         default y
  15
  16 config PCIEXP_CLK_PM
  17         default y
  18
  19 config PCIEXP_L1_SUB_STATE
  20         default y
  21
  22 config PCIE_LTR_MAX_SNOOP_LATENCY
  23         hex
  24         default 0x1003
  25         help
  26           Latency tolerance reporting, max snoop latency value defaults to 3.14 ms.
  27
  28 config PCIE_LTR_MAX_NO_SNOOP_LATENCY
  29         hex
  30         default 0x1003
  31         help
  32           Latency tolerance reporting, max non-snoop latency value defaults to 3.14 ms.
  33
  34 endif # SOC_INTEL_COMMON_BLOCK_PCIE
  35
  36 config PCIE_DEBUG_INFO
  37         bool
  38         help
  39           Enable debug logs in PCIe module. Allows debug information on memory
  40           base and limit, prefetchable memory base and limit, prefetchable memory
  41           base upper 32 bits and prefetchable memory limit upper 32 bits.
  42
  43 config PCIE_CLOCK_CONTROL_THROUGH_P2SB
  44         bool
  45         default n
  46         depends on SOC_INTEL_COMMON_BLOCK_PCIE_RTD3
  47         help
  48           Enables PCIe CLK control (on/off) through P2SB. The mechanism is supported
  49           starting from MTL platform. In older platforms like ADL & TGL, PCIe CLK is
  50           controlled by sending IPC CMD to PMC.
  51
  52 config IOE_DIE_CLOCK_START
  53         int
  54         depends on SOC_INTEL_COMMON_BLOCK_IOE_P2SB
  55         default 0
  56         help
  57           The beginning of IOE DIE pcie src clk number. IOE DIE is started from MTL.