Documentation/devicetree/bindings/bus/ti-sysc.txt

   1 Texas Instruments sysc interconnect target module wrapper binding
   2
   3 Texas Instruments SoCs can have a generic interconnect target module
   4 hardware for devices connected to various interconnects such as L3
   5 interconnect (Arteris NoC) and L4 interconnect (Sonics s3220). The sysc
   6 is mostly used for interaction between module and PRCM. It participates
   7 in the OCP Disconnect Protocol but other than that is mostly independent
   8 of the interconnect.
   9
  10 Each interconnect target module can have one or more devices connected to
  11 it. There is a set of control registers for managing interconnect target
  12 module clocks, idle modes and interconnect level resets for the module.
  13
  14 These control registers are sprinkled into the unused register address
  15 space of the first child device IP block managed by the interconnect
  16 target module and typically are named REVISION, SYSCONFIG and SYSSTATUS.
  17
  18 Required standard properties:
  19
  20 - compatible    shall be one of the following generic types:
  21
  22                 "ti,sysc"
  23                 "ti,sysc-omap2"
  24                 "ti,sysc-omap4"
  25                 "ti,sysc-omap4-simple"
  26
  27                 or one of the following derivative types for hardware
  28                 needing special workarounds:
  29
  30                 "ti,sysc-omap2-timer"
  31                 "ti,sysc-omap4-timer"
  32                 "ti,sysc-omap3430-sr"
  33                 "ti,sysc-omap3630-sr"
  34                 "ti,sysc-omap4-sr"
  35                 "ti,sysc-omap3-sham"
  36                 "ti,sysc-omap-aes"
  37                 "ti,sysc-mcasp"
  38                 "ti,sysc-usb-host-fs"
  39
  40 - reg           shall have register areas implemented for the interconnect
  41                 target module in question such as revision, sysc and syss
  42
  43 - reg-names     shall contain the register names implemented for the
  44                 interconnect target module in question such as
  45                 "rev, "sysc", and "syss"
  46
  47 - ranges        shall contain the interconnect target module IO range
  48                 available for one or more child device IP blocks managed
  49                 by the interconnect target module, the ranges may include
  50                 multiple ranges such as device L4 range for control and
  51                 parent L3 range for DMA access
  52
  53 Optional properties:
  54
  55 - ti,sysc-mask  shall contain mask of supported register bits for the
  56                 SYSCONFIG register as documented in the Technical Reference
  57                 Manual (TRM) for the interconnect target module
  58
  59 - ti,sysc-midle list of master idle modes supported by the interconnect
  60                 target module as documented in the TRM for SYSCONFIG
  61                 register MIDLEMODE bits
  62
  63 - ti,sysc-sidle list of slave idle modes supported by the interconnect
  64                 target module as documented in the TRM for SYSCONFIG
  65                 register SIDLEMODE bits
  66
  67 - ti,sysc-delay-us      delay needed after OCP softreset before accssing
  68                         SYSCONFIG register again
  69
  70 - ti,syss-mask  optional mask of reset done status bits as described in the
  71                 TRM for SYSSTATUS registers, typically 1 with some devices
  72                 having separate reset done bits for children like OHCI and
  73                 EHCI
  74
  75 - clocks        clock specifier for each name in the clock-names as
  76                 specified in the binding documentation for ti-clkctrl,
  77                 typically available for all interconnect targets on TI SoCs
  78                 based on omap4 except if it's read-only register in hwauto
  79                 mode as for example omap4 L4_CFG_CLKCTRL
  80
  81 - clock-names   should contain at least "fck", and optionally also "ick"
  82                 depending on the SoC and the interconnect target module
  83
  84 - ti,hwmods     optional TI interconnect module name to use legacy
  85                 hwmod platform data
  86
  87 - ti,no-reset-on-init   interconnect target module should not be reset at init
  88
  89 - ti,no-idle-on-init    interconnect target module should not be idled at init
  90
  91 Example: Single instance of MUSB controller on omap4 using interconnect ranges
  92 using offsets from l4_cfg second segment (0x4a000000 + 0x80000 = 0x4a0ab000):
  93
  94         target-module@2b000 {           /* 0x4a0ab000, ap 84 12.0 */
  95                 compatible = "ti,sysc-omap2";
  96                 ti,hwmods = "usb_otg_hs";
  97                 reg = <0x2b400 0x4>,
  98                       <0x2b404 0x4>,
  99                       <0x2b408 0x4>;
 100                 reg-names = "rev", "sysc", "syss";
 101                 clocks = <&l3_init_clkctrl OMAP4_USB_OTG_HS_CLKCTRL 0>;
 102                 clock-names = "fck";
 103                 ti,sysc-mask = <(SYSC_OMAP2_ENAWAKEUP |
 104                                  SYSC_OMAP2_SOFTRESET |
 105                                  SYSC_OMAP2_AUTOIDLE)>;
 106                 ti,sysc-midle = <SYSC_IDLE_FORCE>,
 107                                 <SYSC_IDLE_NO>,
 108                                 <SYSC_IDLE_SMART>;
 109                 ti,sysc-sidle = <SYSC_IDLE_FORCE>,
 110                                 <SYSC_IDLE_NO>,
 111                                 <SYSC_IDLE_SMART>,
 112                                 <SYSC_IDLE_SMART_WKUP>;
 113                 ti,syss-mask = <1>;
 114                 #address-cells = <1>;
 115                 #size-cells = <1>;
 116                 ranges = <0 0x2b000 0x1000>;
 117
 118                 usb_otg_hs: otg@0 {
 119                         compatible = "ti,omap4-musb";
 120                         reg = <0x0 0x7ff>;
 121                         interrupts = <GIC_SPI 92 IRQ_TYPE_LEVEL_HIGH>,
 122                                      <GIC_SPI 93 IRQ_TYPE_LEVEL_HIGH>;
 123                         usb-phy = <&usb2_phy>;
 124                         ...
 125                 };
 126         };
 127
 128 Note that other SoCs, such as am335x can have multipe child devices. On am335x
 129 there are two MUSB instances, two USB PHY instances, and a single CPPI41 DMA
 130 instance as children of a single interconnet target module.