drivers/mailbox/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0-only
   2 menuconfig MAILBOX
   3         bool "Mailbox Hardware Support"
   4         help
   5           Mailbox is a framework to control hardware communication between
   6           on-chip processors through queued messages and interrupt driven
   7           signals. Say Y if your platform supports hardware mailboxes.
   8
   9 if MAILBOX
  10
  11 config ARM_MHU
  12         tristate "ARM MHU Mailbox"
  13         depends on ARM_AMBA
  14         help
  15           Say Y here if you want to build the ARM MHU controller driver.
  16           The controller has 3 mailbox channels, the last of which can be
  17           used in Secure mode only.
  18
  19 config ARM_MHU_V2
  20         tristate "ARM MHUv2 Mailbox"
  21         depends on ARM_AMBA
  22         help
  23           Say Y here if you want to build the ARM MHUv2 controller driver,
  24           which provides unidirectional mailboxes between processing elements.
  25
  26 config ARM_MHU_V3
  27         tristate "ARM MHUv3 Mailbox"
  28         depends on ARM64 || COMPILE_TEST
  29         depends on HAS_IOMEM || COMPILE_TEST
  30         depends on OF
  31         help
  32           Say Y here if you want to build the ARM MHUv3 controller driver,
  33           which provides unidirectional mailboxes between processing elements.
  34
  35           ARM MHUv3 controllers can implement a varying number of extensions
  36           that provides different means of transports: supported extensions
  37           will be discovered and possibly managed at probe-time.
  38
  39 config IMX_MBOX
  40         tristate "i.MX Mailbox"
  41         depends on ARCH_MXC || COMPILE_TEST
  42         help
  43           Mailbox implementation for i.MX Messaging Unit (MU).
  44
  45 config PLATFORM_MHU
  46         tristate "Platform MHU Mailbox"
  47         depends on OF
  48         depends on HAS_IOMEM
  49         help
  50           Say Y here if you want to build a platform specific variant MHU
  51           controller driver.
  52           The controller has a maximum of 3 mailbox channels, the last of
  53           which can be used in Secure mode only.
  54
  55 config PL320_MBOX
  56         bool "ARM PL320 Mailbox"
  57         depends on ARM_AMBA
  58         help
  59           An implementation of the ARM PL320 Interprocessor Communication
  60           Mailbox (IPCM), tailored for the Calxeda Highbank. It is used to
  61           send short messages between Highbank's A9 cores and the EnergyCore
  62           Management Engine, primarily for cpufreq. Say Y here if you want
  63           to use the PL320 IPCM support.
  64
  65 config ARMADA_37XX_RWTM_MBOX
  66         tristate "Armada 37xx rWTM BIU Mailbox"
  67         depends on ARCH_MVEBU || COMPILE_TEST
  68         depends on OF
  69         help
  70           Mailbox implementation for communication with the the firmware
  71           running on the Cortex-M3 rWTM secure processor of the Armada 37xx
  72           SOC. Say Y here if you are building for such a device (for example
  73           the Turris Mox router).
  74
  75 config OMAP2PLUS_MBOX
  76         tristate "OMAP2+ Mailbox framework support"
  77         depends on ARCH_OMAP2PLUS || ARCH_K3 || COMPILE_TEST
  78         help
  79           Mailbox implementation for OMAP family chips with hardware for
  80           interprocessor communication involving DSP, IVA1.0 and IVA2 in
  81           OMAP2/3; or IPU, IVA HD and DSP in OMAP4/5. Say Y here if you
  82           want to use OMAP2+ Mailbox framework support.
  83
  84 config ROCKCHIP_MBOX
  85         bool "Rockchip Soc Integrated Mailbox Support"
  86         depends on ARCH_ROCKCHIP || COMPILE_TEST
  87         help
  88           This driver provides support for inter-processor communication
  89           between CPU cores and MCU processor on Some Rockchip SOCs.
  90           Please check it that the Soc you use have Mailbox hardware.
  91           Say Y here if you want to use the Rockchip Mailbox support.
  92
  93 config PCC
  94         bool "Platform Communication Channel Driver"
  95         depends on ACPI
  96         default n
  97         help
  98           ACPI 5.0+ spec defines a generic mode of communication
  99           between the OS and a platform such as the BMC. This medium
 100           (PCC) is typically used by CPPC (ACPI CPU Performance management),
 101           RAS (ACPI reliability protocol) and MPST (ACPI Memory power
 102           states). Select this driver if your platform implements the
 103           PCC clients mentioned above.
 104
 105 config ALTERA_MBOX
 106         tristate "Altera Mailbox"
 107         depends on HAS_IOMEM
 108         help
 109           An implementation of the Altera Mailbox soft core. It is used
 110           to send message between processors. Say Y here if you want to use the
 111           Altera mailbox support.
 112
 113 config BCM2835_MBOX
 114         tristate "BCM2835 Mailbox"
 115         depends on ARCH_BCM2835
 116         help
 117           An implementation of the BCM2385 Mailbox.  It is used to invoke
 118           the services of the Videocore. Say Y here if you want to use the
 119           BCM2835 Mailbox.
 120
 121 config STI_MBOX
 122         tristate "STI Mailbox framework support"
 123         depends on ARCH_STI && OF
 124         help
 125           Mailbox implementation for STMicroelectonics family chips with
 126           hardware for interprocessor communication.
 127
 128 config TI_MESSAGE_MANAGER
 129         tristate "Texas Instruments Message Manager Driver"
 130         depends on ARCH_KEYSTONE || ARCH_K3
 131         default ARCH_K3
 132         help
 133           An implementation of Message Manager slave driver for Keystone
 134           and K3 architecture SoCs from Texas Instruments. Message Manager
 135           is a communication entity found on few of Texas Instrument's keystone
 136           and K3 architecture SoCs. These may be used for communication between
 137           multiple processors within the SoC. Select this driver if your
 138           platform has support for the hardware block.
 139
 140 config HI3660_MBOX
 141         tristate "Hi3660 Mailbox" if EXPERT
 142         depends on (ARCH_HISI || COMPILE_TEST)
 143         depends on OF
 144         default ARCH_HISI
 145         help
 146           An implementation of the hi3660 mailbox. It is used to send message
 147           between application processors and other processors/MCU/DSP. Select
 148           Y here if you want to use Hi3660 mailbox controller.
 149
 150 config HI6220_MBOX
 151         tristate "Hi6220 Mailbox" if EXPERT
 152         depends on (ARCH_HISI || COMPILE_TEST)
 153         depends on OF
 154         default ARCH_HISI
 155         help
 156           An implementation of the hi6220 mailbox. It is used to send message
 157           between application processors and MCU. Say Y here if you want to
 158           build Hi6220 mailbox controller driver.
 159
 160 config MAILBOX_TEST
 161         tristate "Mailbox Test Client"
 162         depends on OF
 163         depends on HAS_IOMEM
 164         help
 165           Test client to help with testing new Controller driver
 166           implementations.
 167
 168 config POLARFIRE_SOC_MAILBOX
 169         tristate "PolarFire SoC (MPFS) Mailbox"
 170         depends on HAS_IOMEM
 171         depends on ARCH_MICROCHIP_POLARFIRE || COMPILE_TEST
 172         help
 173           This driver adds support for the PolarFire SoC (MPFS) mailbox controller.
 174
 175           To compile this driver as a module, choose M here. the
 176           module will be called mailbox-mpfs.
 177
 178           If unsure, say N.
 179
 180 config QCOM_APCS_IPC
 181         tristate "Qualcomm APCS IPC driver"
 182         depends on ARCH_QCOM || COMPILE_TEST
 183         help
 184           Say y here to enable support for the APCS IPC mailbox driver,
 185           providing an interface for invoking the inter-process communication
 186           signals from the application processor to other masters.
 187
 188 config TEGRA_HSP_MBOX
 189         bool "Tegra HSP (Hardware Synchronization Primitives) Driver"
 190         depends on ARCH_TEGRA
 191         help
 192           The Tegra HSP driver is used for the interprocessor communication
 193           between different remote processors and host processors on Tegra186
 194           and later SoCs. Say Y here if you want to have this support.
 195           If unsure say N.
 196
 197 config XGENE_SLIMPRO_MBOX
 198         tristate "APM SoC X-Gene SLIMpro Mailbox Controller"
 199         depends on ARCH_XGENE
 200         help
 201           An implementation of the APM X-Gene Interprocessor Communication
 202           Mailbox (IPCM) between the ARM 64-bit cores and SLIMpro controller.
 203           It is used to send short messages between ARM64-bit cores and
 204           the SLIMpro Management Engine, primarily for PM. Say Y here if you
 205           want to use the APM X-Gene SLIMpro IPCM support.
 206
 207 config BCM_PDC_MBOX
 208         tristate "Broadcom FlexSparx DMA Mailbox"
 209         depends on ARCH_BCM_IPROC || COMPILE_TEST
 210         help
 211           Mailbox implementation for the Broadcom FlexSparx DMA ring manager,
 212           which provides access to various offload engines on Broadcom
 213           SoCs, including FA2/FA+ on Northstar Plus and PDC on Northstar 2.
 214
 215 config BCM_FLEXRM_MBOX
 216         tristate "Broadcom FlexRM Mailbox"
 217         depends on ARM64
 218         depends on ARCH_BCM_IPROC || COMPILE_TEST
 219         select GENERIC_MSI_IRQ
 220         default m if ARCH_BCM_IPROC
 221         help
 222           Mailbox implementation of the Broadcom FlexRM ring manager,
 223           which provides access to various offload engines on Broadcom
 224           SoCs. Say Y here if you want to use the Broadcom FlexRM.
 225
 226 config STM32_IPCC
 227         tristate "STM32 IPCC Mailbox"
 228         depends on MACH_STM32MP157 || COMPILE_TEST
 229         help
 230           Mailbox implementation for STMicroelectonics STM32 family chips
 231           with hardware for Inter-Processor Communication Controller (IPCC)
 232           between processors. Say Y here if you want to have this support.
 233
 234 config MTK_ADSP_MBOX
 235         tristate "MediaTek ADSP Mailbox Controller"
 236         depends on ARCH_MEDIATEK || COMPILE_TEST
 237         help
 238           Say yes here to add support for "MediaTek ADSP Mailbox Controller.
 239           This mailbox driver is used to send notification or short message
 240           between processors with ADSP. It will place the message to share
 241           buffer and will access the ipc control.
 242
 243 config MTK_CMDQ_MBOX
 244         tristate "MediaTek CMDQ Mailbox Support"
 245         depends on ARCH_MEDIATEK || COMPILE_TEST
 246         select MTK_INFRACFG
 247         help
 248           Say yes here to add support for the MediaTek Command Queue (CMDQ)
 249           mailbox driver. The CMDQ is used to help read/write registers with
 250           critical time limitation, such as updating display configuration
 251           during the vblank.
 252
 253 config ZYNQMP_IPI_MBOX
 254         tristate "Xilinx ZynqMP IPI Mailbox"
 255         depends on ARCH_ZYNQMP && OF
 256         help
 257           Say yes here to add support for Xilinx IPI mailbox driver.
 258           This mailbox driver is used to send notification or short message
 259           between processors with Xilinx ZynqMP IPI. It will place the
 260           message to the IPI buffer and will access the IPI control
 261           registers to kick the other processor or enquire status.
 262
 263 config SUN6I_MSGBOX
 264         tristate "Allwinner sun6i/sun8i/sun9i/sun50i Message Box"
 265         depends on ARCH_SUNXI || COMPILE_TEST
 266         default ARCH_SUNXI
 267         help
 268           Mailbox implementation for the hardware message box present in
 269           various Allwinner SoCs. This mailbox is used for communication
 270           between the application CPUs and the power management coprocessor.
 271
 272 config SPRD_MBOX
 273         tristate "Spreadtrum Mailbox"
 274         depends on ARCH_SPRD || COMPILE_TEST
 275         help
 276           Mailbox driver implementation for the Spreadtrum platform. It is used
 277           to send message between application processors and MCU. Say Y here if
 278           you want to build the Spreatrum mailbox controller driver.
 279
 280 config QCOM_CPUCP_MBOX
 281         tristate "Qualcomm Technologies, Inc. CPUCP mailbox driver"
 282         depends on (ARCH_QCOM || COMPILE_TEST) && 64BIT
 283         help
 284           Qualcomm Technologies, Inc. CPUSS Control Processor (CPUCP) mailbox
 285           controller driver enables communication between AP and CPUCP. Say
 286           Y here if you want to build this driver.
 287
 288 config QCOM_IPCC
 289         tristate "Qualcomm Technologies, Inc. IPCC driver"
 290         depends on ARCH_QCOM || COMPILE_TEST
 291         help
 292           Qualcomm Technologies, Inc. Inter-Processor Communication Controller
 293           (IPCC) driver for MSM devices. The driver provides mailbox support for
 294           sending interrupts to the clients. On the other hand, the driver also
 295           acts as an interrupt controller for receiving interrupts from clients.
 296           Say Y here if you want to build this driver.
 297
 298 endif