gnetlist-legacy/tests/common/cascade-verilog.out

   1 /* structural Verilog generated by gnetlist */
   2 /* WARNING: This is a generated file, edits */
   3 /*        made here will be lost next time  */
   4 /*        you run gnetlist!                 */
   5 /* Id ..........$Id$ */
   6 /* Source.......$Source$ */
   7 /* Revision.....$Revision$ */
   8 /* Author.......$Author$ */
   9
  10 module \not found  (
  11
  12       );
  13
  14 /* Port directions begin here */
  15
  16
  17 /* Wires from the design */
  18 wire unnamed_net6 ;
  19 wire unnamed_net5 ;
  20 wire unnamed_net4 ;
  21 wire unnamed_net3 ;
  22 wire unnamed_net2 ;
  23 wire unnamed_net1 ;
  24 wire GND ;
  25
  26 /* continuous assignments */
  27
  28 /* Package instantiations */
  29 \cascade-amp  AMP2 (
  30     .\1  ( unnamed_net6 )
  31     );
  32
  33 \cascade-transformer  T1 (
  34     .\1  ( unnamed_net5 ),
  35     .\2  ( unnamed_net6 )
  36     );
  37
  38 \cascade-mixer  MX1 (
  39     .\1  ( unnamed_net4 ),
  40     .\2  ( unnamed_net5 )
  41     );
  42
  43 \cascade-filter  FL1 (
  44     .\1  ( unnamed_net3 ),
  45     .\2  ( unnamed_net4 )
  46     );
  47
  48 \cascade-defaults  DEF1 (
  49     .\1  ( unnamed_net2 ),
  50     .\2  ( unnamed_net3 )
  51     );
  52
  53 \cascade-amp  AMP1 (
  54     .\1  ( unnamed_net1 ),
  55     .\2  ( unnamed_net2 )
  56     );
  57
  58 \cascade-source  SOURCE (
  59     .\1  ( unnamed_net1 )
  60     );
  61
  62 \cascade-defaults-top  DEFAULTS (
  63     .\1  ( GND )
  64     );
  65
  66 endmodule