gnetlist-legacy/tests/common/powersupply-vhdl.out

   1 -- Structural VHDL generated by gnetlist
   2 -- Context clause
   3 library IEEE;
   4 use IEEE.Std_Logic_1164.all;
   5 -- Entity declaration
   6
   7 ENTITY not found IS
   8 END not found;
   9
  10
  11 -- Secondary unit
  12 ARCHITECTURE netlist OF not found IS
  13     COMPONENT DIODE-BRIDGE
  14     END COMPONENT ;
  15
  16     COMPONENT FUSE
  17     END COMPONENT ;
  18
  19     COMPONENT transformer
  20     END COMPONENT ;
  21
  22     COMPONENT MAINS_CONNECTOR
  23     END COMPONENT ;
  24
  25     COMPONENT SPST
  26     END COMPONENT ;
  27
  28     COMPONENT POLARIZED_CAPACITOR
  29     END COMPONENT ;
  30
  31     COMPONENT RESISTOR
  32     END COMPONENT ;
  33
  34     COMPONENT VARIABLE_RESISTOR
  35     END COMPONENT ;
  36
  37     COMPONENT LM317
  38     END COMPONENT ;
  39
  40     SIGNAL ten : Std_Logic;
  41     SIGNAL eleven : Std_Logic;
  42     SIGNAL GND : Std_Logic;
  43     SIGNAL one : Std_Logic;
  44     SIGNAL five : Std_Logic;
  45     SIGNAL three : Std_Logic;
  46     SIGNAL two : Std_Logic;
  47     SIGNAL six : Std_Logic;
  48     SIGNAL seven : Std_Logic;
  49     SIGNAL nine : Std_Logic;
  50     SIGNAL eight : Std_Logic;
  51 BEGIN
  52 -- Architecture statement part
  53     U2 : LM317
  54     PORT MAP (
  55         2 => eleven,
  56         3 => eight,
  57         1 => ten);
  58
  59     C4 : POLARIZED_CAPACITOR
  60     PORT MAP (
  61         1 => eleven,
  62         2 => nine);
  63
  64     C3 : POLARIZED_CAPACITOR
  65     PORT MAP (
  66         1 => ten,
  67         2 => nine);
  68
  69     R1 : VARIABLE_RESISTOR
  70     PORT MAP (
  71         3 => nine,
  72         2 => ten,
  73         1 => nine);
  74
  75     C2 : POLARIZED_CAPACITOR
  76     PORT MAP (
  77         1 => eight,
  78         2 => nine);
  79
  80     R2 : RESISTOR
  81     PORT MAP (
  82         2 => eleven,
  83         1 => ten);
  84
  85     C1 : POLARIZED_CAPACITOR
  86     PORT MAP (
  87         1 => eight,
  88         2 => nine);
  89
  90     S1 : SPST
  91     PORT MAP (
  92         2 => two,
  93         1 => one);
  94
  95     CONN1 : MAINS_CONNECTOR
  96     PORT MAP (
  97         1 => one,
  98         2 => five,
  99         3 => GND);
 100
 101     T1 : transformer
 102     PORT MAP (
 103         2 => five,
 104         1 => three,
 105         4 => seven,
 106         3 => six);
 107
 108     F1 : FUSE
 109     PORT MAP (
 110         1 => two,
 111         2 => three);
 112
 113     U1 : DIODE-BRIDGE
 114     PORT MAP (
 115         1 => eight,
 116         2 => nine,
 117         3 => seven,
 118         4 => six);
 119
 120 -- Signal assignment part
 121 END netlist;