gnetlist-legacy/tests/common/singlenet-verilog.out

   1 /* structural Verilog generated by gnetlist */
   2 /* WARNING: This is a generated file, edits */
   3 /*        made here will be lost next time  */
   4 /*        you run gnetlist!                 */
   5 /* Id ..........$Id$ */
   6 /* Source.......$Source$ */
   7 /* Revision.....$Revision$ */
   8 /* Author.......$Author$ */
   9
  10 module \not found  (
  11
  12       );
  13
  14 /* Port directions begin here */
  15
  16
  17 /* Wires from the design */
  18 wire SING_N_2 ;
  19 wire GND ;
  20 wire Vcc ;
  21 wire SING_N ;
  22
  23 /* continuous assignments */
  24
  25 /* Package instantiations */
  26 \7400  U100 (
  27     .\6  ( SING_N ),
  28     .\5  ( SING_N ),
  29     .\4  ( SING_N ),
  30     .\14  ( Vcc ),
  31     .\7  ( GND ),
  32     .\3  ( SING_N_2 ),
  33     .\1  ( SING_N_2 ),
  34     .\14  ( Vcc ),
  35     .\7  ( GND ),
  36     .\8  ( SING_N ),
  37     .\10  ( SING_N ),
  38     .\9  ( SING_N ),
  39     .\14  ( Vcc ),
  40     .\7  ( GND )
  41     );
  42
  43 endmodule