symbols/verilog/block_pos-1.sym

   1 v 20031231 1
   2 B 300 300 1500 1500 3 0 0 0 -1 -1 0 0 -1 -1 -1 -1
   3 T 2000 1675 2 10 0 0 0 0 1
   4 device=BLOCK
   5 T 2000 1875 2 10 0 0 0 0 1
   6 VERILOG_PORTS=POSITIONAL
   7 T 300 1850 9 10 1 0 0 0 1
   8 BLOCK
   9 T 350 1450 9 8 0 0 0 0 1
  10 IO1
  11 P 300 1500 0 1500 1 0 1
  12 {
  13 T -88 1550 5 8 1 1 0 0 1
  14 pinnumber=IO1
  15 T -88 1550 5 8 0 0 0 0 1
  16 pinseq=1
  17 }
  18 T 350 1150 9 8 0 0 0 0 1
  19 IO2
  20 P 300 1200 0 1200 1 0 1
  21 {
  22 T -88 1250 5 8 1 1 0 0 1
  23 pinnumber=IO2
  24 T -88 1250 5 8 0 0 0 0 1
  25 pinseq=2
  26 }
  27 T 350 850 9 8 0 0 0 0 1
  28 INPUT1
  29 P 300 900 0 900 1 0 1
  30 {
  31 T -376 950 5 8 1 1 0 0 1
  32 pinnumber=INPUT1
  33 T -376 950 5 8 0 0 0 0 1
  34 pinseq=3
  35 }
  36 T 350 550 9 8 0 0 0 0 1
  37 INPUT2
  38 P 300 600 0 600 1 0 1
  39 {
  40 T -376 650 5 8 1 1 0 0 1
  41 pinnumber=INPUT2
  42 T -376 650 5 8 0 0 0 0 1
  43 pinseq=4
  44 }
  45 T 1078 1150 9 8 0 0 0 0 1
  46 OUTPUT1
  47 P 1800 1200 2100 1200 1 0 1
  48 {
  49 T 1900 1250 5 8 1 1 0 0 1
  50 pinnumber=OUTPUT1
  51 T 1900 1250 5 8 0 0 0 0 1
  52 pinseq=5
  53 }
  54 T 1078 850 9 8 0 0 0 0 1
  55 OUTPUT2
  56 V 1850 900 50 6 0 0 0 -1 -1 0 0 -1 -1 -1 -1
  57 P 1900 900 2100 900 1 0 1
  58 {
  59 T 1900 950 5 8 1 1 0 0 1
  60 pinnumber=OUTPUT2
  61 T 1900 950 5 8 0 0 0 0 1
  62 pinseq=6
  63 }