gnetlist-legacy/tests/common/multiequal-vhdl.out

   1 -- Structural VHDL generated by gnetlist
   2 -- Context clause
   3 library IEEE;
   4 use IEEE.Std_Logic_1164.all;
   5 -- Entity declaration
   6
   7 ENTITY not found IS
   8 END not found;
   9
  10
  11 -- Secondary unit
  12 ARCHITECTURE netlist OF not found IS
  13     COMPONENT options
  14     END COMPONENT ;
  15
  16     COMPONENT RESISTOR
  17     END COMPONENT ;
  18
  19     COMPONENT VOLTAGE_SOURCE
  20     END COMPONENT ;
  21
  22     SIGNAL GND : Std_Logic;
  23     SIGNAL unnamed_net1 : Std_Logic;
  24 BEGIN
  25 -- Architecture statement part
  26     V1 : VOLTAGE_SOURCE
  27     PORT MAP (
  28         1 => unnamed_net1,
  29         2 => GND);
  30
  31     R1 : RESISTOR
  32     PORT MAP (
  33         2 => unnamed_net1,
  34         1 => GND);
  35
  36     A1 : options
  37 ;
  38
  39 -- Signal assignment part
  40 END netlist;