| blob | 6d6c7ab850f3ae43fd146c7c02db0c69ef6fc94e |
1 v 20031231 1
2 P 100 15900 400 15900 1 0 0
3 {
4 T 200 15950 5 8 1 1 0 0 1
5 pinnumber=13
6 T 200 15950 5 8 0 0 0 0 1
7 pinseq=13
8 }
9 V 350 17100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
10 P 100 17100 300 17100 1 0 0
11 {
12 T 150 17150 5 8 1 1 0 0 1
13 pinnumber=14
14 T 150 17150 5 8 0 0 0 0 1
15 pinseq=14
16 }
17 T 450 17050 9 10 1 0 0 0 1
18 CE
19 T 450 16250 9 10 1 0 0 0 1
20 CONFIG
21 T 450 15850 9 10 1 0 0 0 1
22 DCLK
23 P 100 16300 300 16300 1 0 0
24 {
25 T 150 16350 5 8 1 1 0 0 1
26 pinnumber=34
27 T 150 16350 5 8 0 0 0 0 1
28 pinseq=34
29 }
30 V 350 16300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
31 P 100 15100 400 15100 1 0 0
32 {
33 T 200 15150 5 8 1 1 0 0 1
34 pinnumber=12
35 T 200 15150 5 8 0 0 0 0 1
36 pinseq=12
37 }
38 P 100 14700 400 14700 1 0 0
39 {
40 T 200 14750 5 8 1 1 0 0 1
41 pinnumber=11
42 T 200 14750 5 8 0 0 0 0 1
43 pinseq=11
44 }
45 P 100 14300 400 14300 1 0 0
46 {
47 T 200 14350 5 8 1 1 0 0 1
48 pinnumber=10
49 T 200 14350 5 8 0 0 0 0 1
50 pinseq=10
51 }
52 P 100 13900 400 13900 1 0 0
53 {
54 T 250 13950 5 8 1 1 0 0 1
55 pinnumber=9
56 T 250 13950 5 8 0 0 0 0 1
57 pinseq=9
58 }
59 P 100 13500 400 13500 1 0 0
60 {
61 T 250 13550 5 8 1 1 0 0 1
62 pinnumber=8
63 T 250 13550 5 8 0 0 0 0 1
64 pinseq=8
65 }
66 P 100 13100 400 13100 1 0 0
67 {
68 T 250 13150 5 8 1 1 0 0 1
69 pinnumber=7
70 T 250 13150 5 8 0 0 0 0 1
71 pinseq=7
72 }
73 P 100 12300 400 12300 1 0 0
74 {
75 T 250 12350 5 8 1 1 0 0 1
76 pinnumber=5
77 T 250 12350 5 8 0 0 0 0 1
78 pinseq=5
79 }
80 T 450 15050 9 10 1 0 0 0 1
81 DATA0
82 T 450 14650 9 10 1 0 0 0 1
83 DATA1 I/O
84 T 450 13850 9 10 1 0 0 0 1
85 DATA3 I/O
86 T 450 13450 9 10 1 0 0 0 1
87 DATA4 I/O
88 T 450 13050 9 10 1 0 0 0 1
89 DATA5 I/O
90 T 450 12250 9 10 1 0 0 0 1
91 DATA7 I/O
92 P 100 12700 400 12700 1 0 0
93 {
94 T 250 12750 5 8 1 1 0 0 1
95 pinnumber=6
96 T 250 12750 5 8 0 0 0 0 1
97 pinseq=6
98 }
99 P 100 11900 400 11900 1 0 0
100 {
101 T 200 11950 5 8 1 1 0 0 1
102 pinnumber=79
103 T 200 11950 5 8 0 0 0 0 1
104 pinseq=79
105 }
106 T 450 12650 9 10 1 0 0 0 1
107 DATA6 I/O
108 T 450 11850 9 10 1 0 0 0 1
109 CS I/O
110 P 100 11500 300 11500 1 0 0
111 {
112 T 150 11550 5 8 1 1 0 0 1
113 pinnumber=78
114 T 150 11550 5 8 0 0 0 0 1
115 pinseq=78
116 }
117 P 100 11100 300 11100 1 0 0
118 {
119 T 150 11150 5 8 1 1 0 0 1
120 pinnumber=80
121 T 150 11150 5 8 0 0 0 0 1
122 pinseq=80
123 }
124 P 100 10700 300 10700 1 0 0
125 {
126 T 150 10750 5 8 1 1 0 0 1
127 pinnumber=81
128 T 150 10750 5 8 0 0 0 0 1
129 pinseq=81
130 }
131 V 350 11500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
132 V 350 11100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
133 V 350 10700 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
134 T 450 14250 9 10 1 0 0 0 1
135 DATA2 I/O
136 T 450 11450 9 10 1 0 0 0 1
137 CS I/O
138 T 450 11050 9 10 1 0 0 0 1
139 WS I/O
140 T 450 10650 9 10 1 0 0 0 1
141 RS I/O
142 P 100 10300 400 10300 1 0 0
143 {
144 T 150 10350 5 8 1 1 0 0 1
145 pinnumber=73
146 T 150 10350 5 8 0 0 0 0 1
147 pinseq=73
148 }
149 T 450 10250 9 10 1 0 0 0 1
150 CLKUSR I/O
151 P 100 9500 400 9500 1 0 0
152 {
153 T 200 9550 5 8 1 1 0 0 1
154 pinnumber=31
155 T 200 9550 5 8 0 0 0 0 1
156 pinseq=31
157 }
158 P 100 9100 400 9100 1 0 0
159 {
160 T 200 9150 5 8 1 1 0 0 1
161 pinnumber=32
162 T 200 9150 5 8 0 0 0 0 1
163 pinseq=32
164 }
165 T 450 9450 9 10 1 0 0 0 1
166 MSEL0
167 T 450 9050 9 10 1 0 0 0 1
168 MSEL1
169 P 100 8300 400 8300 1 0 0
170 {
171 T 200 8350 5 8 1 1 0 0 1
172 pinnumber=15
173 T 200 8350 5 8 0 0 0 0 1
174 pinseq=15
175 }
176 P 100 7900 400 7900 1 0 0
177 {
178 T 200 7950 5 8 1 1 0 0 1
179 pinnumber=77
180 T 200 7950 5 8 0 0 0 0 1
181 pinseq=77
182 }
183 P 100 7500 400 7500 1 0 0
184 {
185 T 200 7550 5 8 1 1 0 0 1
186 pinnumber=57
187 T 200 7550 5 8 0 0 0 0 1
188 pinseq=57
189 }
190 P 100 7100 400 7100 1 0 0
191 {
192 T 200 7150 5 8 1 1 0 0 1
193 pinnumber=56
194 T 200 7150 5 8 0 0 0 0 1
195 pinseq=56
196 }
197 T 450 8250 9 10 1 0 0 0 1
198 TDI
199 T 450 7850 9 10 1 0 0 0 1
200 TCK
201 T 450 7450 9 10 1 0 0 0 1
202 TMS
203 T 450 7050 9 10 1 0 0 0 1
204 TRST
205 P 100 6300 400 6300 1 0 0
206 {
207 T 200 6350 5 8 1 1 0 0 1
208 pinnumber=83
209 T 200 6350 5 8 0 0 0 0 1
210 pinseq=83
211 }
212 P 100 5900 300 5900 1 0 0
213 {
214 T 200 5950 5 8 1 1 0 0 1
215 pinnumber=3
216 T 200 5950 5 8 0 0 0 0 1
217 pinseq=3
218 }
219 V 350 5900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
220 T 450 6250 9 10 1 0 0 0 1
221 DEV_OE
222 T 450 5850 9 10 1 0 0 0 1
223 DEV_CLR
224 P 100 5100 400 5100 1 0 0
225 {
226 T 250 5150 5 8 1 1 0 0 1
227 pinnumber=1
228 T 250 5150 5 8 0 0 0 0 1
229 pinseq=1
230 }
231 P 100 4700 400 4700 1 0 0
232 {
233 T 150 4750 5 8 1 1 0 0 1
234 pinnumber=43
235 T 150 4750 5 8 0 0 0 0 1
236 pinseq=43
237 }
238 P 100 4300 400 4300 1 0 0
239 {
240 T 200 4350 5 8 1 1 0 0 1
241 pinnumber=2
242 T 200 4350 5 8 0 0 0 0 1
243 pinseq=2
244 }
245 P 100 3900 400 3900 1 0 0
246 {
247 T 150 3950 5 8 1 1 0 0 1
248 pinnumber=42
249 T 150 3950 5 8 0 0 0 0 1
250 pinseq=42
251 }
252 P 100 3500 400 3500 1 0 0
253 {
254 T 150 3550 5 8 1 1 0 0 1
255 pinnumber=44
256 T 150 3550 5 8 0 0 0 0 1
257 pinseq=44
258 }
259 P 100 3100 400 3100 1 0 0
260 {
261 T 150 3150 5 8 1 1 0 0 1
262 pinnumber=84
263 T 150 3150 5 8 0 0 0 0 1
264 pinseq=84
265 }
266 T 450 5050 9 10 1 0 0 0 1
267 IN CLK
268 T 450 4650 9 10 1 0 0 0 1
269 IN CLK
270 T 450 4250 9 10 1 0 0 0 1
271 IN
272 T 450 3850 9 10 1 0 0 0 1
273 IN
274 T 450 3450 9 10 1 0 0 0 1
275 IN
276 T 450 3050 9 10 1 0 0 0 1
277 IN
278 V 5550 17100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
279 P 5600 17100 5800 17100 1 0 1
280 {
281 T 5600 17150 5 8 1 1 0 0 1
282 pinnumber=75
283 T 5600 17150 5 8 0 0 0 0 1
284 pinseq=75
285 }
286 T 5050 17050 9 10 1 0 0 0 1
287 CEO
288 P 5800 16300 5600 16300 1 0 0
289 {
290 T 5600 16350 5 8 1 1 0 0 1
291 pinnumber=55
292 T 5600 16350 5 8 0 0 0 0 1
293 pinseq=55
294 }
295 P 5800 15900 5500 15900 1 0 0
296 {
297 T 5550 15950 5 8 1 1 0 0 1
298 pinnumber=76
299 T 5550 15950 5 8 0 0 0 0 1
300 pinseq=76
301 }
302 V 5550 16300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
303 T 4700 16250 9 10 1 0 0 0 1
304 STATUS
305 T 4250 15850 9 10 1 0 0 0 1
306 CONF_DONE
307 P 5500 15100 5800 15100 1 0 1
308 {
309 T 5550 15150 5 8 1 1 0 0 1
310 pinnumber=69
311 T 5550 15150 5 8 0 0 0 0 1
312 pinseq=69
313 }
314 P 5500 14300 5800 14300 1 0 1
315 {
316 T 5550 14350 5 8 1 1 0 0 1
317 pinnumber=70
318 T 5550 14350 5 8 0 0 0 0 1
319 pinseq=70
320 }
321 T 4100 15050 9 10 1 0 0 0 1
322 INIT_DONE I/O
323 T 4250 14250 9 10 1 0 0 0 1
324 RDYnBSY I/O
325 P 5800 13500 5500 13500 1 0 0
326 {
327 T 5550 13550 5 8 1 1 0 0 1
328 pinnumber=74
329 T 5550 13550 5 8 0 0 0 0 1
330 pinseq=74
331 }
332 T 5100 13450 9 10 1 0 0 0 1
333 TDO
334 P 100 2700 400 2700 1 0 0
335 {
336 T 200 2750 5 8 1 1 0 0 1
337 pinnumber=16
338 T 200 2750 5 8 0 0 0 0 1
339 pinseq=16
340 }
341 P 100 2300 400 2300 1 0 0
342 {
343 T 200 2350 5 8 1 1 0 0 1
344 pinnumber=17
345 T 200 2350 5 8 0 0 0 0 1
346 pinseq=17
347 }
348 P 100 1900 400 1900 1 0 0
349 {
350 T 200 1950 5 8 1 1 0 0 1
351 pinnumber=18
352 T 200 1950 5 8 0 0 0 0 1
353 pinseq=18
354 }
355 P 100 1500 400 1500 1 0 0
356 {
357 T 200 1550 5 8 1 1 0 0 1
358 pinnumber=19
359 T 200 1550 5 8 0 0 0 0 1
360 pinseq=19
361 }
362 P 100 1100 400 1100 1 0 0
363 {
364 T 200 1150 5 8 1 1 0 0 1
365 pinnumber=21
366 T 200 1150 5 8 0 0 0 0 1
367 pinseq=21
368 }
369 P 100 700 400 700 1 0 0
370 {
371 T 150 750 5 8 1 1 0 0 1
372 pinnumber=22
373 T 150 750 5 8 0 0 0 0 1
374 pinseq=22
375 }
376 T 450 2650 9 10 1 0 0 0 1
377 I/O
378 T 450 2250 9 10 1 0 0 0 1
379 I/O
380 T 450 1850 9 10 1 0 0 0 1
381 I/O
382 T 450 1450 9 10 1 0 0 0 1
383 I/O
384 T 450 1050 9 10 1 0 0 0 1
385 I/O
386 T 450 650 9 10 1 0 0 0 1
387 I/O
388 P 5500 12700 5800 12700 1 0 1
389 {
390 T 5550 12750 5 8 1 1 0 0 1
391 pinnumber=72
392 T 5550 12750 5 8 0 0 0 0 1
393 pinseq=72
394 }
395 P 5500 12300 5800 12300 1 0 1
396 {
397 T 5600 12350 5 8 1 1 0 0 1
398 pinnumber=71
399 T 5600 12350 5 8 0 0 0 0 1
400 pinseq=71
401 }
402 P 5500 11900 5800 11900 1 0 1
403 {
404 T 5550 11950 5 8 1 1 0 0 1
405 pinnumber=67
406 T 5550 11950 5 8 0 0 0 0 1
407 pinseq=67
408 }
409 P 5500 11500 5800 11500 1 0 1
410 {
411 T 5550 11550 5 8 1 1 0 0 1
412 pinnumber=66
413 T 5550 11550 5 8 0 0 0 0 1
414 pinseq=66
415 }
416 P 5500 11100 5800 11100 1 0 1
417 {
418 T 5550 11150 5 8 1 1 0 0 1
419 pinnumber=65
420 T 5550 11150 5 8 0 0 0 0 1
421 pinseq=65
422 }
423 P 5500 10700 5800 10700 1 0 1
424 {
425 T 5550 10750 5 8 1 1 0 0 1
426 pinnumber=64
427 T 5550 10750 5 8 0 0 0 0 1
428 pinseq=64
429 }
430 P 5500 10300 5800 10300 1 0 1
431 {
432 T 5550 10350 5 8 1 1 0 0 1
433 pinnumber=62
434 T 5550 10350 5 8 0 0 0 0 1
435 pinseq=62
436 }
437 P 5500 9900 5800 9900 1 0 1
438 {
439 T 5550 9950 5 8 1 1 0 0 1
440 pinnumber=61
441 T 5550 9950 5 8 0 0 0 0 1
442 pinseq=61
443 }
444 P 5500 9500 5800 9500 1 0 1
445 {
446 T 5550 9550 5 8 1 1 0 0 1
447 pinnumber=60
448 T 5550 9550 5 8 0 0 0 0 1
449 pinseq=60
450 }
451 P 5500 9100 5800 9100 1 0 1
452 {
453 T 5550 9150 5 8 1 1 0 0 1
454 pinnumber=59
455 T 5550 9150 5 8 0 0 0 0 1
456 pinseq=59
457 }
458 P 5500 8700 5800 8700 1 0 1
459 {
460 T 5550 8750 5 8 1 1 0 0 1
461 pinnumber=58
462 T 5550 8750 5 8 0 0 0 0 1
463 pinseq=58
464 }
465 P 5500 8300 5800 8300 1 0 1
466 {
467 T 5550 8350 5 8 1 1 0 0 1
468 pinnumber=54
469 T 5550 8350 5 8 0 0 0 0 1
470 pinseq=54
471 }
472 P 5500 7900 5800 7900 1 0 1
473 {
474 T 5550 7950 5 8 1 1 0 0 1
475 pinnumber=53
476 T 5550 7950 5 8 0 0 0 0 1
477 pinseq=53
478 }
479 P 5500 7500 5800 7500 1 0 1
480 {
481 T 5550 7550 5 8 1 1 0 0 1
482 pinnumber=52
483 T 5550 7550 5 8 0 0 0 0 1
484 pinseq=52
485 }
486 P 5500 7100 5800 7100 1 0 1
487 {
488 T 5550 7150 5 8 1 1 0 0 1
489 pinnumber=51
490 T 5550 7150 5 8 0 0 0 0 1
491 pinseq=51
492 }
493 P 5500 6700 5800 6700 1 0 1
494 {
495 T 5550 6750 5 8 1 1 0 0 1
496 pinnumber=50
497 T 5550 6750 5 8 0 0 0 0 1
498 pinseq=50
499 }
500 P 5500 6300 5800 6300 1 0 1
501 {
502 T 5550 6350 5 8 1 1 0 0 1
503 pinnumber=49
504 T 5550 6350 5 8 0 0 0 0 1
505 pinseq=49
506 }
507 P 5500 5900 5800 5900 1 0 1
508 {
509 T 5550 5950 5 8 1 1 0 0 1
510 pinnumber=48
511 T 5550 5950 5 8 0 0 0 0 1
512 pinseq=48
513 }
514 P 5500 5500 5800 5500 1 0 1
515 {
516 T 5550 5550 5 8 1 1 0 0 1
517 pinnumber=47
518 T 5550 5550 5 8 0 0 0 0 1
519 pinseq=347
520 }
521 P 5500 5100 5800 5100 1 0 1
522 {
523 T 5550 5150 5 8 1 1 0 0 1
524 pinnumber=39
525 T 5550 5150 5 8 0 0 0 0 1
526 pinseq=39
527 }
528 P 5500 4700 5800 4700 1 0 1
529 {
530 T 5550 4750 5 8 1 1 0 0 1
531 pinnumber=38
532 T 5550 4750 5 8 0 0 0 0 1
533 pinseq=38
534 }
535 P 5500 4300 5800 4300 1 0 1
536 {
537 T 5550 4350 5 8 1 1 0 0 1
538 pinnumber=37
539 T 5550 4350 5 8 0 0 0 0 1
540 pinseq=37
541 }
542 P 5500 3900 5800 3900 1 0 1
543 {
544 T 5550 3950 5 8 1 1 0 0 1
545 pinnumber=36
546 T 5550 3950 5 8 0 0 0 0 1
547 pinseq=36
548 }
549 P 5500 3500 5800 3500 1 0 1
550 {
551 T 5550 3550 5 8 1 1 0 0 1
552 pinnumber=35
553 T 5550 3550 5 8 0 0 0 0 1
554 pinseq=35
555 }
556 P 5500 3100 5800 3100 1 0 1
557 {
558 T 5550 3150 5 8 1 1 0 0 1
559 pinnumber=30
560 T 5550 3150 5 8 0 0 0 0 1
561 pinseq=30
562 }
563 P 5500 2700 5800 2700 1 0 1
564 {
565 T 5550 2750 5 8 1 1 0 0 1
566 pinnumber=29
567 T 5550 2750 5 8 0 0 0 0 1
568 pinseq=29
569 }
570 P 5500 2300 5800 2300 1 0 1
571 {
572 T 5550 2350 5 8 1 1 0 0 1
573 pinnumber=28
574 T 5550 2350 5 8 0 0 0 0 1
575 pinseq=28
576 }
577 P 5500 1900 5800 1900 1 0 1
578 {
579 T 5550 1950 5 8 1 1 0 0 1
580 pinnumber=27
581 T 5550 1950 5 8 0 0 0 0 1
582 pinseq=27
583 }
584 P 5500 1500 5800 1500 1 0 1
585 {
586 T 5550 1550 5 8 1 1 0 0 1
587 pinnumber=25
588 T 5550 1550 5 8 0 0 0 0 1
589 pinseq=25
590 }
591 P 5500 1100 5800 1100 1 0 1
592 {
593 T 5550 1150 5 8 1 1 0 0 1
594 pinnumber=24
595 T 5550 1150 5 8 0 0 0 0 1
596 pinseq=24
597 }
598 P 5500 700 5800 700 1 0 1
599 {
600 T 5550 750 5 8 1 1 0 0 1
601 pinnumber=23
602 T 5550 750 5 8 0 0 0 0 1
603 pinseq=23
604 }
605 T 5200 12650 9 10 1 0 0 0 1
606 I/O
607 T 5200 12250 9 10 1 0 0 0 1
608 I/O
609 T 5200 11850 9 10 1 0 0 0 1
610 I/O
611 T 5200 11450 9 10 1 0 0 0 1
612 I/O
613 T 5200 11050 9 10 1 0 0 0 1
614 I/O
615 T 5200 10650 9 10 1 0 0 0 1
616 I/O
617 T 5200 10250 9 10 1 0 0 0 1
618 I/O
619 T 5200 9850 9 10 1 0 0 0 1
620 I/O
621 T 5200 9450 9 10 1 0 0 0 1
622 I/O
623 T 5200 9050 9 10 1 0 0 0 1
624 I/O
625 T 5200 8650 9 10 1 0 0 0 1
626 I/O
627 T 5200 8250 9 10 1 0 0 0 1
628 I/O
629 T 5200 7850 9 10 1 0 0 0 1
630 I/O
631 T 5200 7450 9 10 1 0 0 0 1
632 I/O
633 T 5200 7050 9 10 1 0 0 0 1
634 I/O
635 T 5200 6650 9 10 1 0 0 0 1
636 I/O
637 T 5200 6250 9 10 1 0 0 0 1
638 I/O
639 T 5200 5850 9 10 1 0 0 0 1
640 I/O
641 T 5200 5450 9 10 1 0 0 0 1
642 I/O
643 T 5200 5050 9 10 1 0 0 0 1
644 I/O
645 T 5200 4650 9 10 1 0 0 0 1
646 I/O
647 T 5200 4250 9 10 1 0 0 0 1
648 I/O
649 T 5200 3850 9 10 1 0 0 0 1
650 I/O
651 T 5200 3450 9 10 1 0 0 0 1
652 I/O
653 T 5200 3050 9 10 1 0 0 0 1
654 I/O
655 T 5200 2650 9 10 1 0 0 0 1
656 I/O
657 T 5200 2250 9 10 1 0 0 0 1
658 I/O
659 T 5200 1850 9 10 1 0 0 0 1
660 I/O
661 T 5200 1450 9 10 1 0 0 0 1
662 I/O
663 T 5200 1050 9 10 1 0 0 0 1
664 I/O
665 T 5200 650 9 10 1 0 0 0 1
666 I/O
667 B 400 300 5100 17200 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
668 T 6200 17300 5 10 0 0 0 0 1
669 device=10K10LC84
670 T 6200 17000 5 10 0 0 0 0 1
671 footprint=PLCC84
672 T 400 100 9 10 1 0 0 0 1
673 10K10LC84
674 T 5500 17600 8 10 1 1 0 6 1
675 refdes=U?