symbols/verilog/block-1.sym

   1 v 20031231 1
   2 B 300 300 1500 1500 3 0 0 0 -1 -1 0 0 -1 -1 -1 -1
   3 T 2000 1675 5 10 0 0 0 0 1
   4 device=BLOCK
   5 T 300 1850 9 10 1 0 0 0 1
   6 BLOCK
   7 T 350 1450 9 8 1 0 0 0 1
   8 IO1
   9 P 300 1500 0 1500 1 0 1
  10 {
  11 T -88 1550 5 8 1 1 0 0 1
  12 pinnumber=IO1
  13 T -88 1550 5 8 0 0 0 0 1
  14 pinseq=1
  15 }
  16 T 350 1150 9 8 1 0 0 0 1
  17 IO2
  18 P 300 1200 0 1200 1 0 1
  19 {
  20 T -88 1250 5 8 1 1 0 0 1
  21 pinnumber=IO2
  22 T -88 1250 5 8 0 0 0 0 1
  23 pinseq=2
  24 }
  25 T 350 850 9 8 1 0 0 0 1
  26 INPUT1
  27 P 300 900 0 900 1 0 1
  28 {
  29 T -376 950 5 8 1 1 0 0 1
  30 pinnumber=INPUT1
  31 T -376 950 5 8 0 0 0 0 1
  32 pinseq=3
  33 }
  34 T 350 550 9 8 1 0 0 0 1
  35 INPUT2
  36 P 300 600 0 600 1 0 1
  37 {
  38 T -376 650 5 8 1 1 0 0 1
  39 pinnumber=INPUT2
  40 T -376 650 5 8 0 0 0 0 1
  41 pinseq=4
  42 }
  43 T 1078 1150 9 8 1 0 0 0 1
  44 OUTPUT1
  45 P 1800 1200 2100 1200 1 0 1
  46 {
  47 T 1900 1250 5 8 1 1 0 0 1
  48 pinnumber=OUTPUT1
  49 T 1900 1250 5 8 0 0 0 0 1
  50 pinseq=5
  51 }
  52 T 1078 850 9 8 1 0 0 0 1
  53 OUTPUT2
  54 V 1850 900 50 6 0 0 0 -1 -1 0 0 -1 -1 -1 -1
  55 P 1900 900 2100 900 1 0 1
  56 {
  57 T 1900 950 5 8 1 1 0 0 1
  58 pinnumber=OUTPUT2
  59 T 1900 950 5 8 0 0 0 0 1
  60 pinseq=6
  61 }