symbols/verilog/bufif1-1.sym

   1 v 20031231 1
   2 L 300 800 800 500 3 0 0 0 -1 -1
   3 L 800 500 300 200 3 0 0 0 -1 -1
   4 L 300 800 300 500 3 0 0 0 -1 -1
   5 L 300 500 300 200 3 0 0 0 -1 -1
   6 P 300 500 0 500 1 0 1
   7 {
   8 T 0 550 5 8 0 1 0 0 1
   9 pinnumber=INW
  10 T 0 550 5 8 0 0 0 0 1
  11 pinseq=2
  12 }
  13 P 1100 500 800 500 1 0 0
  14 {
  15 T 915 550 5 8 0 1 0 0 1
  16 pinnumber=OUTW
  17 T 915 550 5 8 0 0 0 0 1
  18 pinseq=1
  19 }
  20 P 0 900 550 900 1 0 0
  21 {
  22 T 50 950 5 10 0 1 0 0 1
  23 pinnumber=CONTROLW
  24 T 50 950 5 10 0 0 0 0 1
  25 pinseq=3
  26 }
  27 L 550 900 550 650 3 0 0 0 -1 -1
  28 T 700 750 2 10 0 0 0 0 1
  29 VERILOG_PORTS=POSITIONAL
  30 T 650 250 2 10 0 1 0 0 1
  31 device=bufif1
  32 T 500 300 5 10 1 1 0 2 1
  33 refdes=U?