symbols/74/7401-1.sym

   1 v 20031231 1
   2 L 300 200 300 800 3 0 0 0 -1 -1
   3 T 300 0 9 8 1 0 0 0 1
   4 7401
   5 L 300 800 700 800 3 0 0 0 -1 -1
   6 T 500 900 5 10 0 0 0 0 1
   7 device=7401
   8 T 500 1100 5 10 0 0 0 0 1
   9 slot=1
  10 T 500 1300 5 10 0 0 0 0 1
  11 numslots=4
  12 T 500 1500 5 10 0 0 0 0 1
  13 slotdef=1:1,2,3
  14 T 500 1700 5 10 0 0 0 0 1
  15 slotdef=2:4,5,6
  16 T 500 1900 5 10 0 0 0 0 1
  17 slotdef=3:10,8,9
  18 T 500 2100 5 10 0 0 0 0 1
  19 slotdef=4:13,11,12
  20 L 300 200 700 200 3 0 0 0 -1 -1
  21 A 700 500 300 270 180 3 0 0 0 -1 -1
  22 V 1050 500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
  23 P 1100 500 1300 500 1 0 1
  24 {
  25 T 1100 550 5 8 1 1 0 0 1
  26 pinnumber=1
  27 T 1100 450 5 8 0 1 0 2 1
  28 pinseq=1
  29 T 950 500 9 8 0 1 0 6 1
  30 pinlabel=Y
  31 T 950 500 5 8 0 1 0 8 1
  32 pintype=oc
  33 }
  34 P 300 300 0 300 1 0 1
  35 {
  36 T 200 350 5 8 1 1 0 6 1
  37 pinnumber=3
  38 T 200 250 5 8 0 1 0 8 1
  39 pinseq=3
  40 T 350 300 9 8 0 1 0 0 1
  41 pinlabel=B
  42 T 350 300 5 8 0 1 0 2 1
  43 pintype=in
  44 }
  45 P 300 700 0 700 1 0 1
  46 {
  47 T 200 750 5 8 1 1 0 6 1
  48 pinnumber=2
  49 T 200 650 5 8 0 1 0 8 1
  50 pinseq=2
  51 T 350 700 9 8 0 1 0 0 1
  52 pinlabel=A
  53 T 350 700 5 8 0 1 0 2 1
  54 pintype=in
  55 }
  56 T 300 900 8 10 1 1 0 0 1
  57 refdes=U?
  58 T 500 2500 5 10 0 0 0 0 1
  59 footprint=DIP14
  60 T 500 2300 5 10 0 0 0 0 1
  61 description=2 NAND gates with 2 inputs and open collector output
  62 T 500 2700 5 10 0 0 0 0 1
  63 net=GND:7
  64 T 500 2900 5 10 0 0 0 0 1
  65 net=Vcc:14