symbols/vhdl/or2-1.sym

   1 v 20031231 1
   2 L 300 600 600 600 3 0 0 0 -1 -1
   3 L 300 0 600 0 3 0 0 0 -1 -1
   4 A 40 300 400 312 97 3 0 0 0 -1 -1
   5 A 600 400 400 270 76 3 0 0 0 -1 -1
   6 A 600 200 400 14 76 3 0 0 0 -1 -1
   7 P 1000 300 1300 300 1 0 1
   8 {
   9 T 1000 300 5 8 0 0 0 0 1
  10 pinnumber=OUT0
  11 T 1000 300 5 8 0 0 0 0 1
  12 pinseq=1
  13 T 1000 300 5 8 0 0 0 0 1
  14 pintype=OUT
  15 }
  16 P 300 100 0 100 1 0 1
  17 {
  18 T 300 100 5 8 0 0 0 0 1
  19 pinnumber=IN0
  20 T 300 100 5 8 0 0 0 0 1
  21 pinseq=2
  22 T 300 100 5 8 0 0 0 0 1
  23 pintype=IN
  24 }
  25 P 300 500 0 500 1 0 1
  26 {
  27 T 300 500 5 8 0 0 0 0 1
  28 pinnumber=IN1
  29 T 300 500 5 8 0 0 0 0 1
  30 pinseq=3
  31 T 300 500 5 8 0 0 0 0 1
  32 pintype=IN
  33 }
  34 T 400 -100 5 10 1 1 0 2 1
  35 refdes=U?
  36 T 400 100 5 8 0 0 0 0 1
  37 device=or2
  38 T 400 200 5 8 0 0 0 0 1
  39 VERILOG_PORTS=POSITIONAL