gnetlist/docs/README.vhdl

   1
   2 The VHDL backend
   3
   4 Written by Magnus Danielson and improved by Thomas Heidel
   5
   6
   7 A few things you have to care about:
   8
   9 1. In order to generate valid component declarations, you
  10    have to add an additional attribute to each pin.
  11    "type=IN" or "type=OUT" or "type=INOUT"
  12
  13 2. The "device" attribute must be unique to a symbol!
  14    The verilog symbols of the same type for example, have all
  15    the same device attribute and will therefore not work.
  16
  17 3. Make sure your component-library picks up the vhdl symbols instead
  18    of the verilog symbols  Library paths that show up last are searched
  19    first!
  20
  21