testsuite/synth/comp02/tb_mixer.vhdl

   1 library ieee;
   2 use ieee.std_logic_1164.all;
   3
   4 entity tb_mixer is
   5 end tb_mixer;
   6
   7 architecture behav of tb_mixer is
   8   signal h, l, o : std_logic_vector (7 downto 0);
   9 begin
  10   dut : entity work.mixer
  11     port map (h => h, l => l, o => o);
  12
  13   process
  14   begin
  15     h <= x"00";
  16     l <= x"ab";
  17     wait for 1 ns;
  18     assert o = x"0b" severity failure;
  19
  20     h <= x"50";
  21     l <= x"a6";
  22     wait for 1 ns;
  23     assert o = x"56" severity failure;
  24
  25     h <= x"a3";
  26     l <= x"5c";
  27     wait for 1 ns;
  28     assert o = x"af" severity failure;
  29
  30     wait;
  31   end process;
  32 end behav;