testsuite/synth/const01/tb_const01.vhdl

   1 entity tb_const01 is
   2 end tb_const01;
   3
   4 library ieee;
   5 use ieee.std_logic_1164.all;
   6
   7 architecture behav of tb_const01 is
   8   signal res : std_logic_vector(31 downto 0);
   9 begin
  10   dut: entity work.const01
  11     port map (res);
  12
  13   process
  14   begin
  15     wait for 1 ns;
  16     assert res = x"01020304" severity failure;
  17
  18     wait;
  19   end process;
  20 end behav;