testsuite/synth/iassoc01/iassoc04.vhdl

   1 entity riassoc04 is
   2   port (v : bit_vector (7 downto 0);
   3         res : out bit);
   4 end riassoc04;
   5
   6 architecture behav of riassoc04 is
   7 begin
   8   res <= v(0) or v(4);
   9 end behav;
  10
  11 entity iassoc04 is
  12   port (a, b : bit_vector (3 downto 0);
  13         res : out bit);
  14 end iassoc04;
  15
  16 architecture behav of iassoc04 is
  17 begin
  18   inst : entity work.riassoc04
  19     port map (v (7 downto 4) => a, v (3 downto 0) => b, res => res);
  20 end behav;