testsuite/synth/iassoc01/tb_iassoc02.vhdl

   1 entity tb_iassoc02 is
   2 end tb_iassoc02;
   3
   4 library ieee;
   5 use ieee.std_logic_1164.all;
   6
   7 architecture behav of tb_iassoc02 is
   8   signal a : natural;
   9   signal b : natural;
  10   signal v : natural;
  11 begin
  12   dut: entity work.iassoc02
  13     port map (v, a, b);
  14
  15   process
  16   begin
  17     v <= 5;
  18     wait for 1 ns;
  19     assert a = 6 severity failure;
  20     assert b = 7 severity failure;
  21
  22     v <= 203;
  23     wait for 1 ns;
  24     assert a = 204 severity failure;
  25     assert b = 205 severity failure;
  26
  27     wait;
  28   end process;
  29 end behav;