testsuite/synth/iassoc01/tb_iassoc04.vhdl

   1 entity tb_iassoc04 is
   2 end tb_iassoc04;
   3
   4 library ieee;
   5 use ieee.std_logic_1164.all;
   6
   7 architecture behav of tb_iassoc04 is
   8   signal a, b : bit_vector (3 downto 0);
   9   signal res : bit;
  10 begin
  11   dut: entity work.iassoc04
  12     port map (a, b, res);
  13
  14   process
  15   begin
  16     a <= "0001";
  17     b <= "0000";
  18     wait for 1 ns;
  19     assert res = '1' severity failure;
  20
  21     a <= "0000";
  22     b <= "0000";
  23     wait for 1 ns;
  24     assert res = '0' severity failure;
  25
  26     wait;
  27   end process;
  28 end behav;