testsuite/synth/issue1046/tb_concat01.vhdl

   1 entity tb_concat01 is
   2 end tb_concat01;
   3
   4 library ieee;
   5 use ieee.std_logic_1164.all;
   6
   7 architecture behav of tb_concat01 is
   8   signal a : std_logic_vector(15 downto 0);
   9 begin
  10   dut: entity work.concat01
  11     port map (a);
  12
  13   process
  14   begin
  15     wait for 1 ns;
  16     assert a = x"ab9e" severity failure;
  17
  18     wait;
  19   end process;
  20 end behav;