testsuite/synth/issue1325/rotate_testcase.vhdl

   1 library IEEE;
   2 use IEEE.STD_LOGIC_1164.ALL;
   3 use IEEE.NUMERIC_STD.ALL;
   4
   5 entity rotate_testcase is
   6     Port (in_vec:  in  UNSIGNED(31 downto 0);
   7           out_vecl: out UNSIGNED(31 downto 0);
   8           out_vecr: out UNSIGNED(31 downto 0));
   9 end entity;
  10
  11 architecture RTL of rotate_testcase is
  12 begin
  13     out_vecl <= rotate_left(in_vec,1);
  14     out_vecr <= rotate_right(in_vec,1);
  15 end RTL;