testsuite/synth/mixed1/tb_comparator2.vhdl

   1 entity tb_comparator2 is
   2 end tb_comparator2;
   3
   4 library ieee;
   5 use ieee.std_logic_1164.all;
   6
   7 architecture behav of tb_comparator2 is
   8   signal a, b : std_logic_vector(1 downto 0);
   9   signal r : std_logic;
  10 begin
  11   dut: entity work.comparator2
  12     port map (a, b, r);
  13
  14   process
  15   begin
  16     a <= "00";
  17     b <= "00";
  18     wait for 1 ns;
  19     assert r = '1' severity failure;
  20
  21     a <= "01";
  22     b <= "10";
  23     wait for 1 ns;
  24     assert r = '0' severity failure;
  25
  26     a <= "11";
  27     b <= "01";
  28     wait for 1 ns;
  29     assert r = '0' severity failure;
  30
  31     a <= "10";
  32     b <= "10";
  33     wait for 1 ns;
  34     assert r = '1' severity failure;
  35
  36     wait;
  37   end process;
  38 end behav;