testsuite/synth/oper01/cmp01.vhdl

   1 library ieee;
   2 use ieee.std_logic_1164.all;
   3 use ieee.numeric_std.all;
   4
   5 entity cmp01 is
   6   port (l : std_logic_vector(3 downto 0);
   7         r :  std_logic_vector(3 downto 0);
   8         eq : out std_logic;
   9         ne : out std_logic;
  10         lt : out std_logic;
  11         le : out std_logic;
  12         ge : out std_logic;
  13         gt : out std_logic);
  14 end cmp01;
  15
  16 architecture behav of cmp01 is
  17 begin
  18   eq <= '1' when unsigned(l) = unsigned(r) else '0';
  19   ne <= '1' when unsigned(l) /= unsigned(r) else '0';
  20   lt <= '1' when unsigned(l) < unsigned(r) else '0';
  21   le <= '1' when unsigned(l) <= unsigned(r) else '0';
  22   gt <= '1' when unsigned(l) > unsigned(r) else '0';
  23   ge <= '1' when unsigned(l) >= unsigned(r) else '0';
  24 end behav;