testsuite/synth/oper01/snum01.vhdl

   1 entity snum01 is
   2   port (ok : out boolean);
   3 end snum01;
   4
   5 library ieee;
   6 use ieee.std_logic_1164.all;
   7 use ieee.numeric_std.all;
   8
   9 architecture behav of snum01 is
  10   --  add uns uns
  11   constant a : unsigned (7 downto 0) := x"1e";
  12   constant b : unsigned (3 downto 0) := x"2";
  13   constant r1 : unsigned (7 downto 0) := a + b;
  14   signal er1 : unsigned (7 downto 0);
  15 begin
  16   er1 <= x"20";
  17 --  ok <= r1 = x"20";
  18   ok <= r1 = er1;
  19 end behav;