testsuite/synth/oper01/snum02.vhdl

   1 entity snum02 is
   2   port (ok : out boolean);
   3 end snum02;
   4
   5 library ieee;
   6 use ieee.std_logic_1164.all;
   7 use ieee.numeric_std.all;
   8
   9 architecture behav of snum02 is
  10   --  add sgn int
  11   constant a1 : signed (7 downto 0) := x"1d";
  12   constant b1 : integer := 3;
  13   constant r1 : signed (7 downto 0) := a1 + b1;
  14
  15   constant a2 : signed (7 downto 0) := x"24";
  16   constant b2 : integer := -4;
  17   constant r2 : signed (7 downto 0) := a2 + b2;
  18
  19   signal er1 : signed (7 downto 0) := x"20";
  20 begin
  21 --  ok <= r1 = x"20";
  22   ok <= r1 = er1 and r2 = er1;
  23 end behav;