testsuite/synth/oper01/tb_uns01.vhdl

   1 entity tb_uns01 is
   2 end tb_uns01;
   3
   4 library ieee;
   5 use ieee.std_logic_1164.all;
   6
   7 architecture behav of tb_uns01 is
   8   signal r : boolean;
   9 begin
  10   cmp01_1: entity work.uns01
  11     port map (r);
  12
  13   process
  14   begin
  15     wait for 1 ns;
  16     assert r severity failure;
  17
  18     wait;
  19   end process;
  20 end behav;