testsuite/synth/synth104/testcase1.vhdl

   1 library ieee;
   2 use ieee.std_logic_1164.all;
   3 use ieee.numeric_std.all;
   4
   5 entity testcase1 is
   6   port (
   7     sel : in unsigned(1 downto 0);
   8     det : out std_logic
   9     );
  10 end testcase1;
  11
  12 architecture behavior of testcase1 is
  13 begin
  14   tc: process(sel)
  15   begin
  16     case to_integer(sel) is
  17       when 0 to 1 =>
  18         det <= '0';
  19       when others =>
  20         det <= '1';
  21     end case;
  22   end process;
  23 end behavior;