src/d_latch.v

   1 `timescale 10ps/1ps
   2
   3 module latch (out,in);
   4    input in;
   5    output reg out;
   6
   7         parameter inv_delay = 260; // inverter delay in ps
   8         parameter bar =1;
   9         parameter baz =3;
  10         // parameters for AD and DA conversion.
  11         // parameter vhigh=3;
  12         // parameter vlow=0;
  13         // parameter risetime=13;
  14         // parameter output_high=13;
  15         // parameter output_low=13;
  16
  17    always @(in) begin
  18       out <= #inv_delay !in;
  19                 // not implemented.
  20                 //$display($realtime, " inverter sees ", in);
  21    end
  22 endmodule