tests/d_branchvs.1.gc

   1 load c_debug.so
   2 spice
   3
   4
   5 .verilog
   6 branchvs #(1.111) v1(vdd,0);
   7 branchvs #(2.222) vlast(lastp,0);
   8 branchvs #(0) vzero(hmm,0);
   9 spice
  10
  11 *R1 vbg2 0 100k
  12 gload vbg2 0 lastp 0 1.5
  13 V2 vbg2 0 7
  14
  15 .list
  16 .nodelist
  17
  18 .print tran v(nodes) r(gload) i(v2) R(r1) v(r1) i(r1) vin(v2) v(v2)
  19 .tran 0 1 0.1
  20 .end