[IPV4]: struct inet_timewait_sock annotations
[hh.org.git] / Documentation / fb / pxafb.txt
blobdb9b8500b43b01cd62841d7c7b6ff1650b2829a1
1 Driver for PXA25x LCD controller
2 ================================
4 The driver supports the following options, either via
5 options=<OPTIONS> when modular or video=pxafb:<OPTIONS> when built in.
7 For example:
8         modprobe pxafb options=mode:640x480-8,passive
9 or on the kernel command line
10         video=pxafb:mode:640x480-8,passive
12 mode:XRESxYRES[-BPP]
13         XRES == LCCR1_PPL + 1
14         YRES == LLCR2_LPP + 1
15                 The resolution of the display in pixels
16         BPP == The bit depth. Valid values are 1, 2, 4, 8 and 16.
18 pixclock:PIXCLOCK
19         Pixel clock in picoseconds
21 left:LEFT == LCCR1_BLW + 1
22 right:RIGHT == LCCR1_ELW + 1
23 hsynclen:HSYNC == LCCR1_HSW + 1
24 upper:UPPER == LCCR2_BFW
25 lower:LOWER == LCCR2_EFR
26 vsynclen:VSYNC == LCCR2_VSW + 1
27         Display margins and sync times
29 color | mono => LCCR0_CMS
30         umm...
32 active | passive => LCCR0_PAS
33         Active (TFT) or Passive (STN) display
35 single | dual => LCCR0_SDS
36         Single or dual panel passive display
38 4pix | 8pix => LCCR0_DPD
39         4 or 8 pixel monochrome single panel data
41 hsync:HSYNC
42 vsync:VSYNC
43         Horizontal and vertical sync. 0 => active low, 1 => active
44         high.
46 dpc:DPC
47         Double pixel clock. 1=>true, 0=>false
49 outputen:POLARITY
50         Output Enable Polarity. 0 => active low, 1 => active high
52 pixclockpol:POLARITY
53         pixel clock polarity
54         0 => falling edge, 1 => rising edge