flight/pios/stm32f0x/startup_stm32f051_gpsp.S

   1 /**
   2   ******************************************************************************
   3   * @file      startup_stm32f0xx.s
   4   * @author    MCD Application Team
   5   * @version   V1.3.1
   6   * @date      17-January-2014
   7   * @brief     STM32F051 Devices vector table for RIDE7 toolchain.
   8   *            This module performs:
   9   *                - Set the initial SP
  10   *                - Set the initial PC == Reset_Handler,
  11   *                - Set the vector table entries with the exceptions ISR address
  12   *                - Configure the system clock
  13   *                - Branches to main in the C library (which eventually
  14   *                  calls main()).
  15   *            After Reset the Cortex-M0 processor is in Thread mode,
  16   *            priority is Privileged, and the Stack is set to Main.
  17   ******************************************************************************
  18   * @attention
  19   *
  20   * <h2><center>&copy; COPYRIGHT 2014 STMicroelectronics</center></h2>
  21   *
  22   * Licensed under MCD-ST Liberty SW License Agreement V2, (the "License");
  23   * You may not use this file except in compliance with the License.
  24   * You may obtain a copy of the License at:
  25   *
  26   *        http://www.st.com/software_license_agreement_liberty_v2
  27   *
  28   * Unless required by applicable law or agreed to in writing, software
  29   * distributed under the License is distributed on an "AS IS" BASIS,
  30   * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  31   * See the License for the specific language governing permissions and
  32   * limitations under the License.
  33   *
  34   ******************************************************************************
  35   */
  36
  37   .syntax unified
  38   .cpu cortex-m0
  39   .fpu softvfp
  40   .thumb
  41
  42 .global g_pfnVectors
  43 .global Default_Handler
  44
  45 /* start address for the initialization values of the .data section.
  46 defined in linker script */
  47 .word _sidata
  48 /* start address for the .data section. defined in linker script */
  49 .word _sdata
  50 /* end address for the .data section. defined in linker script */
  51 .word _edata
  52 /* start address for the .bss section. defined in linker script */
  53 .word _sbss
  54 /* end address for the .bss section. defined in linker script */
  55 .word _ebss
  56
  57 .equ  BootRAM, 0xF108F85F
  58 /**
  59  * @brief  This is the code that gets called when the processor first
  60  *          starts execution following a reset event. Only the absolutely
  61  *          necessary set is performed, after which the application
  62  *          supplied main() routine is called.
  63  * @param  None
  64  * @retval : None
  65 */
  66
  67   .section .text.Reset_Handler
  68   .weak Reset_Handler
  69   .type Reset_Handler, %function
  70 Reset_Handler:
  71   ldr   r0, =_estack
  72   mov   sp, r0          /* set stack pointer */
  73
  74 /* Copy the data segment initializers from flash to SRAM */
  75   movs r1, #0
  76   b LoopCopyDataInit
  77
  78 CopyDataInit:
  79   ldr r3, =_sidata
  80   ldr r3, [r3, r1]
  81   str r3, [r0, r1]
  82   adds r1, r1, #4
  83
  84 LoopCopyDataInit:
  85   ldr r0, =_sdata
  86   ldr r3, =_edata
  87   adds r2, r0, r1
  88   cmp r2, r3
  89   bcc CopyDataInit
  90   ldr r2, =_sbss
  91   b LoopFillZerobss
  92 /* Zero fill the bss segment. */
  93 FillZerobss:
  94   movs r3, #0
  95   str  r3, [r2]
  96   adds r2, r2, #4
  97
  98
  99 LoopFillZerobss:
 100   ldr r3, = _ebss
 101   cmp r2, r3
 102   bcc FillZerobss
 103
 104 /* Call the clock system intitialization function.*/
 105     bl  SystemInit
 106
 107 /* Call the application's entry point.*/
 108   bl main
 109
 110 LoopForever:
 111     b LoopForever
 112
 113
 114 .size Reset_Handler, .-Reset_Handler
 115
 116 /**
 117  * @brief  This is the code that swaps stack (from end of heap to irq_stack).
 118  *         Also reclaim the heap that was used as a stack.
 119  * @param  None
 120  * @retval : None
 121 */
 122   .section  .text.Stack_Change
 123   .weak  Stack_Change
 124   .type  Stack_Change, %function
 125 Stack_Change:
 126   mov r4, lr
 127 /* Switches stack back momentarily to MSP */
 128   movs r0, #0
 129   msr control, r0
 130 Heap_Reclaim:
 131 /* add heap_post_rtos to the heap (if the capability/function exist) */
 132 /* Also claim the unused memory (between end of heap to end of memory */
 133 /* CAREFULL: the heap section must be the last section in RAM in order this to work */
 134   ldr r0, = _init_stack_size
 135   ldr r1, = _eheap_post_rtos
 136   ldr r2, = _eram
 137   subs r2, r2, r1
 138   adds r0, r0, r2
 139   bl xPortIncreaseHeapSize
 140   bx r4
 141   .size  Stack_Change, .-Stack_Change
 142
 143 /**
 144  * @brief  This is the code that gets called when the processor receives an
 145  *         unexpected interrupt.  This simply enters an infinite loop, preserving
 146  *         the system state for examination by a debugger.
 147  *
 148  * @param  None
 149  * @retval : None
 150 */
 151     .section .text.Default_Handler,"ax",%progbits
 152 Default_Handler:
 153 Infinite_Loop:
 154   b Infinite_Loop
 155   .size Default_Handler, .-Default_Handler
 156 /******************************************************************************
 157 *
 158 * The minimal vector table for a Cortex M0.  Note that the proper constructs
 159 * must be placed on this to ensure that it ends up at physical address
 160 * 0x0000.0000.
 161 *
 162 ******************************************************************************/
 163    .section .isr_vector,"a",%progbits
 164   .type g_pfnVectors, %object
 165   .size g_pfnVectors, .-g_pfnVectors
 166
 167
 168 g_pfnVectors:
 169   .word _estack
 170   .word Reset_Handler
 171
 172   .word NMI_Handler
 173   .word HardFault_Handler
 174   .word 0
 175   .word 0
 176   .word 0
 177   .word 0
 178   .word 0
 179   .word 0
 180   .word 0
 181   .word SVC_Handler
 182   .word 0
 183   .word 0
 184   .word PendSV_Handler
 185   .word SysTick_Handler
 186
 187
 188   .word WWDG_IRQHandler
 189   .word PVD_IRQHandler
 190   .word RTC_IRQHandler
 191   .word FLASH_IRQHandler
 192   .word RCC_IRQHandler
 193   .word EXTI0_1_IRQHandler
 194   .word EXTI2_3_IRQHandler
 195   .word EXTI4_15_IRQHandler
 196   .word TS_IRQHandler
 197   .word DMA1_Channel1_IRQHandler
 198   .word DMA1_Channel2_3_IRQHandler
 199   .word DMA1_Channel4_5_IRQHandler
 200   .word ADC1_COMP_IRQHandler
 201   .word TIM1_BRK_UP_TRG_COM_IRQHandler
 202   .word TIM1_CC_IRQHandler
 203   .word TIM2_IRQHandler
 204   .word TIM3_IRQHandler
 205   .word TIM6_DAC_IRQHandler
 206   .word 0
 207   .word TIM14_IRQHandler
 208   .word TIM15_IRQHandler
 209   .word TIM16_IRQHandler
 210   .word TIM17_IRQHandler
 211   .word I2C1_IRQHandler
 212   .word I2C2_IRQHandler
 213   .word SPI1_IRQHandler
 214   .word SPI2_IRQHandler
 215   .word USART1_IRQHandler
 216   .word USART2_IRQHandler
 217   .word 0
 218   .word CEC_IRQHandler
 219   .word 0
 220   .word BootRAM          /* @0x108. This is for boot in RAM mode for
 221                             STM32F0xx devices. */
 222
 223 /*******************************************************************************
 224 *
 225 * Provide weak aliases for each Exception handler to the Default_Handler.
 226 * As they are weak aliases, any function with the same name will override
 227 * this definition.
 228 *
 229 *******************************************************************************/
 230
 231   .weak NMI_Handler
 232   .thumb_set NMI_Handler,Default_Handler
 233
 234   .weak HardFault_Handler
 235   .thumb_set HardFault_Handler,Default_Handler
 236
 237   .weak SVC_Handler
 238   .thumb_set SVC_Handler,Default_Handler
 239
 240   .weak PendSV_Handler
 241   .thumb_set PendSV_Handler,Default_Handler
 242
 243   .weak SysTick_Handler
 244   .thumb_set SysTick_Handler,Default_Handler
 245
 246   .weak WWDG_IRQHandler
 247   .thumb_set WWDG_IRQHandler,Default_Handler
 248
 249   .weak PVD_IRQHandler
 250   .thumb_set PVD_IRQHandler,Default_Handler
 251
 252   .weak RTC_IRQHandler
 253   .thumb_set RTC_IRQHandler,Default_Handler
 254
 255   .weak FLASH_IRQHandler
 256   .thumb_set FLASH_IRQHandler,Default_Handler
 257
 258   .weak RCC_IRQHandler
 259   .thumb_set RCC_IRQHandler,Default_Handler
 260
 261   .weak EXTI0_1_IRQHandler
 262   .thumb_set EXTI0_1_IRQHandler,Default_Handler
 263
 264   .weak EXTI2_3_IRQHandler
 265   .thumb_set EXTI2_3_IRQHandler,Default_Handler
 266
 267   .weak EXTI4_15_IRQHandler
 268   .thumb_set EXTI4_15_IRQHandler,Default_Handler
 269
 270   .weak TS_IRQHandler
 271   .thumb_set TS_IRQHandler,Default_Handler
 272
 273   .weak DMA1_Channel1_IRQHandler
 274   .thumb_set DMA1_Channel1_IRQHandler,Default_Handler
 275
 276   .weak DMA1_Channel2_3_IRQHandler
 277   .thumb_set DMA1_Channel2_3_IRQHandler,Default_Handler
 278
 279   .weak DMA1_Channel4_5_IRQHandler
 280   .thumb_set DMA1_Channel4_5_IRQHandler,Default_Handler
 281
 282   .weak ADC1_COMP_IRQHandler
 283   .thumb_set ADC1_COMP_IRQHandler,Default_Handler
 284
 285   .weak TIM1_BRK_UP_TRG_COM_IRQHandler
 286   .thumb_set TIM1_BRK_UP_TRG_COM_IRQHandler,Default_Handler
 287
 288   .weak TIM1_CC_IRQHandler
 289   .thumb_set TIM1_CC_IRQHandler,Default_Handler
 290
 291   .weak TIM2_IRQHandler
 292   .thumb_set TIM2_IRQHandler,Default_Handler
 293
 294   .weak TIM3_IRQHandler
 295   .thumb_set TIM3_IRQHandler,Default_Handler
 296
 297   .weak TIM6_DAC_IRQHandler
 298   .thumb_set TIM6_DAC_IRQHandler,Default_Handler
 299
 300   .weak TIM14_IRQHandler
 301   .thumb_set TIM14_IRQHandler,Default_Handler
 302
 303   .weak TIM15_IRQHandler
 304   .thumb_set TIM15_IRQHandler,Default_Handler
 305
 306   .weak TIM16_IRQHandler
 307   .thumb_set TIM16_IRQHandler,Default_Handler
 308
 309   .weak TIM17_IRQHandler
 310   .thumb_set TIM17_IRQHandler,Default_Handler
 311
 312   .weak I2C1_IRQHandler
 313   .thumb_set I2C1_IRQHandler,Default_Handler
 314
 315   .weak I2C2_IRQHandler
 316   .thumb_set I2C2_IRQHandler,Default_Handler
 317
 318   .weak SPI1_IRQHandler
 319   .thumb_set SPI1_IRQHandler,Default_Handler
 320
 321   .weak SPI2_IRQHandler
 322   .thumb_set SPI2_IRQHandler,Default_Handler
 323
 324   .weak USART1_IRQHandler
 325   .thumb_set USART1_IRQHandler,Default_Handler
 326
 327   .weak USART2_IRQHandler
 328   .thumb_set USART2_IRQHandler,Default_Handler
 329
 330   .weak CEC_IRQHandler
 331   .thumb_set CEC_IRQHandler,Default_Handler
 332
 333 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/
 334